Tajvanska kompanija za proizvodnju poluprovodnika (TSMC) bila je pionir poslovnog modela livnice u čistoj igri. Odlučivši da ne dizajnira, proizvodi ili plasira poluprovodničke proizvode pod sopstvenim imenom, ključ uspeha TSMC-a uvek je bio fokusiranje na uspeh svojih kupaca. Poluprovodnici proizvedeni u TSMC-u služe globalnoj bazi kupaca koja je velika i raznolika, sa širokim spektrom aplikacija koje se koriste na različitim krajnjim tržištima, uključujući pametne telefone, računarstvo visokih performansi, Internet stvari (IoT), automobilsku industriju i digitalnu potrošačku elektroniku.
TSMC
Alliance TSMC EDA smanjuje dizajnerske barijere za usvajanje TSMC procesnih tehnologija kupaca. Kao partner EDA Alliance, Siemens EDA blisko sarađuje sa TSMC-ovim timovima za dizajnersku tehnologiju kako bi se pozabavio međusobnim potrebama dizajna kupaca kroz omogućavanje novih karakteristika EDA alata koje su usklađene sa planom razvoja naprednih procesa TSMC-a, kao i implementacijom TSMC-ove metodologije dizajna u referentnim tokovima. Kroz ovu saradnju, TSMC i Siemens EDA omogućavaju zajedničkim kupcima da bolje postignu svoj PPA cilj u kraćem vremenskom periodu.
Alijansa TSMC EDA
Tabela pokrivenosti TSMC
Siemens EDA IC Portfolio | Fizička verifikacija | Dvostruki/višestruki uzorak | Usklađivanje uzoraka | LVS | Ekstrakcija parazita | PERC | Integritet snage i EM | Popunite¹ | Custom Design | Mesto i ruta | Simulacija kruga |
14 Angstrom-klasa (A14) | ✔ | ✔ | ✔ | ✔ | BRIP | ✔ | | ✔ | | | ✔ |
16 Angstrom-klasa (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRIP | ✔ | | BRIP | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7nm/6nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRIP | ✔ | ✔ |
16nm/12nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28nm/22nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45nm/40nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65nm/55nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0.13um/0.11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0.18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: sertifikovan; VIP: rad u toku (od januara 2026. godine)
[1]: Calibre SmartFill je POR (Plan snimanja) ispod 20nm i Dummi Fill iznad 20nm.
●: Siemens bi obezbedio tehničke datoteke za one procesne čvorove koji još nisu sertifikovani. Molimo kontaktirajte Aprisa tim proizvoda za vaše zahteve.
Sertifikacija toka rada IC ambalaže
Naša stalna saradnja sa TSMC-om uspešno je rezultirala automatizovanom sertifikacijom toka posla za njihovu tehnologiju integracije InFO koja je deo 3DFabric platforma. Za međusobne kupce, ova sertifikacija omogućava razvoj inovativnih i visoko diferenciranih krajnjih proizvoda koristeći najbolji EDA softver u klasi i vodeće napredne tehnologije integracije pakovanja u industriji.
Naši automatizovani tokovi rada Info_OS i Info_pop dizajna su sada sertifikovan od strane TSMC-a. Ovi tokovi rada uključuju Innovator3D IC, HyperLynx DRC, i Calibre nmDRC tehnologije.
Integrisani fanout (InFO)
Kao što je definisao TSMC, InFO je inovativna tehnološka platforma za integraciju sistema na nivou pločica, koja sadrži RDL velike gustine (sloj redistribucije) i TIV (kroz InFO Via) za međusobno povezivanje velike gustine i performanse za različite aplikacije, kao što su mobilni, računarstvo visokih performansi itd.. InFO platforma nudi različite šeme paketa u 2D i 3D koje su optimizovane za određene aplikacije.
Info_OS koristi InFO tehnologiju i odlikuje širinu/prostor RDL linije veće gustine 2/2µm za integrisanje više naprednih logičkih čipleta za 5G mrežnu aplikaciju. Omogućava hibridne nagore jastučića na SoC-u sa minimalnim I/O nagibom od 40 µm, minimalnim nagibom izbočine C4 Cu od 130 µm i> 2K veličinom mrežice InFO na podlogama > 65 k 65 mm.
Info_pop, prvi paket ventilatora na nivou 3D vafla u industriji, sadrži RDL i TIV velike gustine za integraciju mobilnog AP-a sa slaganjem DRAM paketa za mobilne aplikacije. U poređenju sa FC_pop, Info_pop ima tanji profil i bolje električne i termičke performanse zbog bez organske podloge i C4 izbočine.
Čip na vafli na podlozi (CoVoS)
Integriše logiku i memoriju u 3D ciljanje, AI i HPC. Innovator3D IC kreira, optimizuje i upravlja 3D modelom celog sklopa CovOS uređaja.
Vafler na vaflu (VoV)
Innovator3D IC stvara, optimizuje i upravlja 3D digitalnim dvostrukim modelom koji pokreće detaljan dizajn i verifikaciju.
Sistem na integrisanim čipovima (SoiC)
Innovator3D IC optimizuje i upravlja 3D digitalnim dvostrukim modelom koji pokreće dizajn, a zatim verifikaciju pomoću Calibre tehnologija.