Siemens je lansirao revolucionarni portfolio rešenja za dizajn i verifikaciju pod nazivom Questa One u 2025. godini.
Questa One uključuje svoj vodeći simulator pod nazivom Questa One Sim. Neosporni je tržišni lider u DFT simulacijama za složene multi-matrične SoC-ove koji postižu povećanje performansi koje je višestruko u odnosu na konkurenciju
Questa One Averi VIP je tržišni lider u verifikaciji najsavremenijih IP protokola, a takođe pomaže u smanjenju vremena obrade od verifikacije do emulacije
Questa One Stimulus Free Verification povećava ukupnu pokrivenost dizajna korišćenjem matematičkih analiza bez stimulusa za verifikaciju složenih, brzih ASIC i FPGA dizajna
Ovaj paket omogućava pristup širokom spektru aplikacija, uključujući kreiranje dizajna, praćenje zahteva, simulaciju, snagu, sigurnost, ekvivalentnost i otklanjanje grešaka. Ovo uključuje vodeću aplikaciju Kuesta Prime Sim, aplikaciju Lint/CDC, HDL Designer, Tracer zahteva, Pover Aware Sim, Check Connect, Verify and Inspection App, Vizualizer Debug i još mnogo toga. Konačno, ovaj paket proizvoda takođe omogućava korisnicima da integrišu sve svoje baze podataka pokrivenosti u VIK kako bi videli jedinstveni prikaz ukupne verifikacije dizajna.
Sinteza nivoa fizičkog prenosa registra (RTL) za napredne dizajne čvorova sa Oasys-RTL.
FPGA dizajn i verifikacija - kompletno rešenje koje obuhvata HDL dizajn, simulaciju, zajedničku verifikaciju hardvera/softvera i vodeću FPGA logiku i fizičku sintezu.
Test Tessent silicijuma - kompletno vodeće tehnološko rešenje za analizu testiranja, skeniranje, skeniranje granica i sintezu testa memorije i automatsko generisanje uzoraka testiranja
Modeliranje sistema — kompletno okruženje za kreiranje i verifikaciju mešovitih signalnih i višejezičnih sistema, rasprostranjenih u vazduhoplovnoj i drugim industrijama