Clock Analyzer je nástroj na vizualizáciu, analýzu a overovanie taktovania logiky. Používa sa pri analýze taktovania pred CTS a overovaní stromu hodín po CTS, pomáha dizajnérom porozumieť šíreniu hodín a topológii a zlúčiť body na ladenie problémov stromu hodín, skupín skreslených a akýchkoľvek konfliktov v režimoch.
Clock Analyzer generuje podrobný vizuálny diagram architektúry taktovania, logiky hodín, topológie hodín a tvarov vĺn, čo pomáha pochopiť šírenie hodín cez SOC a schopnosť zjednodušiť diagram taktovania pre ľahkú čitateľnosť. Dizajnéri môžu skúmať logiku taktovania pri určovaní interakcií hodín, výnimiek stromu hodín, skupín skreslených, konfliktov režimov alebo iných takýchto informácií.
Clock Analyzer pomáha RTL a implementačným inžinierom s dizajnom hodín minimalizovať čas ladenia pri pochopení topológie hodinovej siete. Implementační inžinieri môžu definovať časové obmedzenia CTS na odstránenie iterácií CTS.
Poskytuje možnosti kontroly implementácie CTS naprieč energetickými doménami, problémy s vyvažovaním, DRC, výnimky stromu hodín, konflikty režimov a overenie ľubovoľného SDC spojeného s CTS.
Analýzou pobočiek hodinovej siete je Clock Analyzer schopný určiť a optimalizovať skosené zoskupenie nezávislých pobočiek hodinovej siete s cieľom znížiť plochu, výkon a preťaženie hodinovej siete.