Tvorca obmedzení
Generovanie a správa časovacích obmedzení s viacerými režimami s plným čipom na úrovni RTL alebo Gate. Automatická propagácia časových obmedzení z nižšej úrovne na vyššiu úroveň. Analýza a vizualizácia šírenia hodín a údajov.
Konštrukčné uzáver
Portfólio softvéru Gencellicon
Platforma Gencellicon ponúka komplexné, nízkohlučné riešenie na overovanie, generovanie a správu obmedzení SDC, ktoré pomáha dizajnérom zefektívniť vývoj čipov. Podporuje tiež včasné plánovanie návrhu a analýzu uskutočniteľnosti s cieľom zlepšiť pripravenosť na fyzickú implementáciu.
Časovanie ukončenia a včasná analýza uskutočniteľnosti
Výrobky Gencellicon pozostávajú z:
- Komplexná platforma s časovými obmedzeniami, ktorá ponúka nástroje na vytváranie, správu, úpravu, rozpočtovanie a overovanie obmedzení pre zrýchlené ukončenie časovania.
- Metodika posunu doľava, ktorá zahŕňa fyzické povedomie a umožňuje dizajnérom predvídať optimálne stratégie rozdelenia, odhadnúť metriky plochy, výkonu a výkonu a vypracovať pôdorys v počiatočnej fáze.
- Inteligentný nástroj na analýzu a vizualizáciu hodín navrhnutý pre analýzu a ladenie hodín pred CTS, ako aj na overenie stromu hodín po CTS. Generuje tiež súbory navádzania stromu hodín vrátane výnimiek hodín a definícií skupín so skreslenými.
Preskúmajte produkty
Zvýšte produktivitu, používajte systematický a správny prístup, ktorý vedie k zníženiu cyklu vývoja čipov o rádové veľkosti.
