Clock Analyzer — это инструмент визуализации, анализа и проверки тактовой логики. Используемый для анализа тактовой частоты до CTS и проверки тактового дерева после CTS, он помогает разработчикам понять распространение и топологию часов, а также объединить точки для устранения проблем с тактовым деревом, групп перекосов и любых конфликтов режимов.
Clock Analyzer создает подробную визуальную диаграмму архитектуры тактовой частоты, логики тактовой частоты, топологии и осциллограмм, помогая понять распространение тактовых сигналов в SOC и упростить тактовую диаграмму для удобства чтения. Разработчики могут изучить логику синхронизации при определении взаимодействий часов, исключений из дерева часов, групп асимметрий, конфликтов режимов и другой подобной информации.
Clock Analyzer помогает RTL и инженерам по внедрению разработать тактовые частоты, чтобы минимизировать время отладки и понять топологию тактовой сети. Инженеры-внедрители могут определить временные ограничения CTS, чтобы исключить итерации CTS.
Предоставляет возможность проверки реализации CTS во всех областях питания, проблем с балансировкой, DRC, исключений тактового дерева, конфликтов режимов и проверки любого SDC, связанного с CTS.
Анализируя ветви тактовой сети, Clock Analyzer может определить и оптимизировать асимметричную группировку независимых ветвей тактовой сети для уменьшения площади, мощности и загруженности тактовой сети.