Поскольку проекты SoC становятся все более сложными из-за интеграции большего количества функций и ужесточения требований PPA, разработчикам приходится сталкиваться с многочисленными дорогостоящими и трудоемкими итерациями по оптимизации функциональности, производительности и технологичности.
Разработка и проверка временных ограничений имеют решающее значение на каждом этапе процесса внедрения. Дизайнеры должны создавать различные стили ограничений и управлять ими для решения различных задач.
Конструкция тактовых импульсов также становится все более сложной по мере расширения функциональных возможностей микросхем, что требует значительных усилий для анализа, устранения избыточности и направления движка CTS к оптимальной структуре тактового дерева.
Пакет Gencellicon решает ключевые проблемы разработки микросхем и сокращения сроков за счет автоматизации и ускорения процесса проектирования. В сочетании с методологией сдвига влево оно обеспечивает более предсказуемые и эффективные циклы проектирования SoC, сокращая затраты, сроки и количество итераций проектирования. Это также обеспечивает высококачественную подпись RTL, сводя к минимуму риск повторного перехода от синтеза или P&R к RTL.
