Мероприятия и вебинары Siemens EDA

Узнайте, как Tessent MemoryBist интегрирует ECC для повышения производительности производства: маскирование битов ECC, предотвращение утечек при тестировании и ремонт с помощью ECC в качестве автономного решения или решения с резервированием для обеспечения надежности в системе.

Узнайте больше о Questa 2026.1: повышение производительности регрессии, новые функции визуализации отладки и улучшения режима закрытия зоны покрытия для решения растущей сложности среды UVM/SystemVerilog.

На этом вебинаре мы покажем, как адаптируемые дополнения позволяют расширять Xpedition Standard по запросу: анализ целостности сигналов до и после компоновки (на базе HyperLynx), гибкая конструкция и усовершенствованное совместное проектирование ECAD-MCAD.

Узнайте, как стратегии управления тактовой частотой и модульной отчетностью выявляют возможности каскадной оптимизации в каналах входов и выходов вентиляторов и максимизируют экономию электроэнергии за один инженерный час, обеспечивая энергопотребление при проектировании с низким энергопотреблением.

Узнайте, как язык PSS позволяет указать цель верификации и использовать Questa One для создания случайных тестов. Эти тесты можно «реализовать» для запуска на различных платформах, инструментах и этапах верификации.

Изучите архитектуру и микроархитектуру SoftMax, чтобы сбалансировать производительность, площадь и ресурсы для анализа периферийных вычислений. Откройте для себя гибкие рабочие процессы проектирования FPGA, чтобы идти в ногу с развивающимися алгоритмами.

Узнайте, как Questa One Sim ускоряет моделирование с помощью технологии ParallelSim, встроенного PSS, решателя ограничений VHDL, автоматического исключения покрытия кода и многого другого для RTL, моделирования на уровне шлюзов и покрытия.

На этом вебинаре будет представлен протокол UALink с акцентом на его архитектуре и ключевых функциях, обеспечивающих масштабируемые системы искусственного интеллекта, а затем мы рассмотрим основные возможности Siemens Avery UALink Verification IP.

На этом вебинаре будет представлен протокол UALink с акцентом на его архитектуре и ключевых функциях, обеспечивающих масштабируемые системы искусственного интеллекта, а затем мы рассмотрим основные возможности Siemens Avery UALink Verification IP.

Откройте для себя высокоуровневый синтез и его преимущества в быстром и точном производстве аппаратных ускорителей. Мы рассмотрим пошаговое проектирование и проверку алгоритма Wake Word с помощью HLS.

Разрозненные рабочие процессы создают узкие места, замедляющие циклы проектирования и снижающие качество. На этом вебинаре представлен новый подход к синергетическим средам верификации с использованием интегрированной экосистемы Questa™ developer/IVE.

Узнайте, как Aprisa AI и система искусственного интеллекта Siemens EDA повышают производительность RTL-to-GDS в 10 раз, эффективность вычислительного времени в 3 раза и PPA на 10% с помощью машинного обучения и RL, генеративного и агентского искусственного интеллекта для ускорения обучения и автоматизации рабочих процессов EDA.

На этом вебинаре показано, как Questa One Property Assist превращает пользовательские запросы в оптимизированные запросы LLM, извлекает решения, предоставленные LLM, и представляет пользователю лучшие сгенерированные свойства SVA.

На этом вебинаре рассказывается о Questa One Sim CX — инновационном решении для моделирования на основе покрытия, которое революционизирует верификацию UVM, автоматизируя вывод об охвате и стимулах и смещая генерацию информации о непокрытых областях.

Узнайте, как решение Questa One DFT Verification в сочетании с решениями Tessent Silicon Lifecycle Solutions обеспечивает усовершенствование пользовательского интерфейса и производительности для решения этих новых проблем верификации.

Узнайте, как Questa One Sim FX оптимизирует кампании по сбоям, используя возможности оптимизации списка неисправностей и ранжирования тестов, а также беспрепятственную интеграцию с существующими тестовыми средами и комплексные возможности анализа неисправностей.

Узнайте, как Questa Verification IQ Testplan Author интегрируется с инструментами управления жизненным циклом приложений (Siemens, Polarion и Jama) для создания совместного решения по отслеживанию, которое трансформирует рабочий процесс верификации

На этой сессии было представлено революционное решение связанных платформ с подходами, основанными на данных, и интеграцией искусственного интеллекта для решения проблем, связанных с взаимозависимостями, ограничениями и эффективностью персонала, а также обеспечением качества.

На этом вебинаре мы рассмотрим, как функциональная классификация неисправностей улучшает охват дефектами. Узнайте о преимуществах интеграции функциональной классификации неисправностей в процессы DFT, в частности об устранении неисправностей, не поддающихся проверке с помощью сканирующих тестов.

На этом заседании были рассмотрены вопросы Avery Verification IP для Ethernet 1.6T, Infiniband, UALink и UEC. Они обеспечили полный охват протоколов, масштабируемость и расширенную отладку для проверки сложных конструкций для подключения нового поколения.

На этом вебинаре будет рассмотрена важнейшая роль аппаратной проверки безопасности и объясняется, почему она необходима для защиты современных конструкций ПЛИС от RTL до битового потока FPGA. Избранное: Bitwise от компании Red Balloon Security

На этом вебинаре мы рассмотрим преимущества отладки кода и функционального покрытия во время моделирования RTL, а также то, как интерактивный анализ покрытия может значительно ускорить разработку и запуск тестового стенда.

В этом сеансе будет показано, как ускорить анализ первопричин и сократить время отладки с помощью Questa Verification IQ Regression Navigator — совместного браузерного решения для верификации на основе данных нового поколения.

В этом сеансе будут рассмотрены расширенные функции IP-адреса верификации PCIe Gen 7 от Avery, включая динамическое создание тестового стенда, сложную генерацию трафика, внедрение ошибок и проверки соответствия протоколам.

Этот вебинар будет посвящен использованию SafetyScope на протяжении всего цикла проектирования безопасности: на этапе проектирования, на этапе RTL и на этапе после синтеза. Демонстрации: метрики FIT и ISO 26262, что, если анализ достигнет уровня ASIL B, оптимизированные списки неисправностей.

Отладка тестовых стендов может оказаться непростой задачей, поэтому на этом вебинаре будут продемонстрированы возможности упрощения и ускорения процесса, такие как базовый степпинг строк, динамический мониторинг переменных, отладка ограничений и визуализация топологии UVM.

На этом вебинаре вы познакомитесь с комплексными методами обеспечения безопасности и защиты, позволяющими удовлетворить текущие и новые требования к проектированию ПЛИС с использованием проверки эквивалентности FPGA от RTL до Bitstream.

На этой сессии будут рассмотрены мощные функции Smart Regression Navigator Questa Verification IQ от Siemens EDA — решения нового поколения для совместной работы на основе браузера и на основе данных искусственного интеллекта и машинного обучения.

На этом вебинаре будут продемонстрированы ограничения существующей проверки эталонной модели FPU C++ по сравнению с альтернативным процессом, использующим формальную проверку свойств для эффективной проверки конструкций FPU и обеспечения их точности и надежности.