Co-proiectare FPGA/PCB

Integrarea fluxului

Optimizarea I/O este strâns integrată cu fluxul de proiectare Xpedition Enterprise, accesibil în orice etapă a proiectului utilizând o filă din mediul de proiectare schematică Xpedition. Bazele de date schematice, aspectul PCB și FPGA sunt păstrate sincronizate prin asistentul de sincronizare. Acest lucru permite utilizatorilor să controleze mai bine fluxul de date de proiectare al proiectului. În plus, utilizatorii schematici pot decide când datele FPGA (noi sau actualizate) urmează să fie transferate la proiectarea PCB. Înainte de a începe plasarea sau rutarea pe PCB, optimizatorul I/O permite planificarea etajului utilizând datele proiectului Xpedition în fereastra planului de etaj pentru o mai bună atribuire inițială. Apoi rezultatele pot fi exportate în mediul de layout al Xpedition. Părțile FPGA sunt gestionate fie la nivel de proiect, fie la nivel de bibliotecă de întreprindere.

Gruparea semnalelor

Grupurile de semnal pot fi create cu ușurință pentru a gestiona complexitatea semnalului FPGA cu număr mare de pini și pentru a accelera procesul de atribuire a pinilor. Fiecare grup poate defini interfețele anumitor funcții hardware care urmează să fie implementate ulterior în FPGA. Aceste grupuri pot fi tratate ca entități HDL separate în cadrul instrumentului. Grupurile de semnal pot fi create manual prin GUI sau extrase dintr-un fișier HDL (Verilog sau VHDL).

Partiționarea pinului

Prin gruparea pinilor în băncile I/O ale FPGA, optimizatorul oferă mai multă flexibilitate în alocarea pinilor. Avantajele partiționării pinilor includ o planificare mai bună a conexiunii PCB, generarea personalizată a simbolurilor și minimizarea regulilor de schimb de pini în cadrul grupului, ceea ce duce la un control mai bun al optimizării pinilor și la îmbunătățirea dezintegrării rețelei. În plus, grupurile de semnal pot fi atribuite unei partiții ca o singură entitate, eliminând necesitatea de a împărți grupurile de semnal între băncile I/O. GUI face gestionarea partițiilor pin în cadrul instrumentului intuitivă și simplă.

Atribuții de semnal și pin

Atribuirea manuală a sute de semnale HDL către pinii FPGA, respectând în același timp cu strictețe regulile furnizorilor FPGA este o provocare pentru toți. Pentru a contracara acest lucru, optimizatorul I/O oferă utilizatorilor o interfață intuitivă și plină de funcții utile. Acestea variază de la atribuirea automată, supravegherea standardelor de semnal, atribuirea prin simpla glisare și plasare, suport pentru operații pe seturi de obiecte și filtrare dinamică. Acestea fac din alocarea pinului de semnal o operație simplă. Fiecare modificare adusă alocării pinului este gestionată în fluxul FPGA la bord și este menținută consecventă, deoarece optimizatorul se află între fluxurile FPGA și PCB, comunicând toate modificările făcute de ambele părți.

Generarea automată a pieselor și simbolurilor

Însăși natura dispozitivelor FPGA necesită o abordare diferită a procesului de generare a simbolurilor. Logica FPGA se poate schimba de mai multe ori în timpul proiectului, iar simbolurile trebuie păstrate în concordanță cu aceste modificări. Utilizatorii au un set de caracteristici puternice care fac crearea simbolurilor ușoară, rapidă și fără erori, permițând în același timp controlul deplin al procesului de creare a simbolurilor. Comparativ cu crearea manuală a simbolurilor, timpul este redus de la ore sau zile la minute.

Planificarea podelei

O fază importantă a fluxului de proiectare PCB este plasarea și orientarea componentelor pe aspectul plăcii în sine. Planificarea podelei se poate face înainte și în timpul procesului de dispunere a PCB. Designerii au avantajul clar de a putea face modificări de atribuire a pinilor FPGA chiar din etapele incipiente ale proiectului.

Desființarea liniei netă

• Atribuțiile semnal-pin pot fi optimizate automat, respectând regulile și constrângerile specifice pinului. Acest lucru permite o desfacere extrem de eficientă a liniei nete, rezultând:
• Număr redus de straturi
• Minimizarea problemelor de integritate a semnalului
• Creșterea bugetelor de sincronizare
• Minimizarea lungimii urmelor pe PCB
• Timp de traseu mult mai rapid al FPGA in situ pe placă.

Optimizatorul I/O garantează schimbarea pinilor fără erori în timpul procesului de atribuire a semnalului. Dezlegarea se poate face pe datele de aspect Xpedition sau mult mai devreme în timpul planificării etajului. În plus, este suportat pe deplin între pini, scăpări de pini, sfârșitul urmelor și țintele de traseu.

Multi-instanță FPGA

În cele mai multe cazuri, același dispozitiv FPGA va avea funcții logice diferite partajate între proiecte sau chiar partajate într-un singur proiect. Optimizatorul I/O suportă pe deplin aceste situații și acest lucru se face automat în timpul dezvoltării proiectului. FPGA reprezentate de diferite simboluri funcționale în raportul BOM sunt listate împreună cu codurile furnizorului.

Optimizare multi-FPGA

Optimizarea cu succes a conexiunilor între două sau mai multe dispozitive FPGA este aproape imposibil de realizat fără această tehnologie de ultimă generație. Algoritmul de optimizare evaluează toate combinațiile posibile de conexiuni pentru a ajunge la interconectarea optimă, minimizând trecerile de rețea rezultate din alocarea inițială, permițând rate mai mari de finalizare a rutei. Optimizatorul FPGA I/O include optimizarea multi-FPGA ca standard.