Questa Equivalent RTL

În acest webinar, veți afla de ce verificarea formală este componenta cheie pentru a reuși în era Next Normal, unde succesul siliciului de primă trecere este crucial și asigurarea calității în ciclul dvs. de verificare este esențială.

În acest webinar, vom discuta următoarele tehnici: abstractizare de bază, configurarea și optimizarea constrângerilor, independența datelor și non-determinismul. Aceste metode sunt ușor de aplicat, crescând performanța formală a analizei.

În acest webinar, vom arăta cum, cu puține cunoștințe de proiectare și gândire din partea dvs., puteți utiliza aceste două principii (DI și ND) pentru a vă reduce analiza formală la o chestiune de minute față de ore.

În acest webinar, vă vom arăta cum să utilizați codul de verificare a proprietății standard IEEE (SVA) și instrumentele formale disponibile pentru a verifica rapid și exhaustiv transportul de date prin DUT corespunde specificației.

În acest webinar, veți învăța tipurile de construcții DUT care cauzează în mod obișnuit probleme de analiză formală și cum să aplicați tehnici testate în timp pentru a le extrage în siguranță, astfel încât verificarea formală să poată ajunge rapid la închidere.

În acest webinar, vă vom arăta cum să scrieți constrângeri optime pentru analiza formală; și cum să sublimitați în mod deliberat analiza pentru a afla mai multe despre eficacitatea constrângerilor.

În acest webinar, aflați cum verificarea implementării FPGA poate accelera fluxul de proiectare, reduce testarea în laborator, permite utilizarea agresivă a optimizării și reduce dramatic riscurile post-producție.

Protejarea hardware-ului dvs. este la fel de importantă ca protejarea software-ului dvs. împotriva atacurilor cibernetice. Această sesiune va demonstra verificarea timpurie a securității pe un mic modul de proprietate intelectuală (IP) destinat integrării IC.

În acest webinar, veți obține o înțelegere a aplicațiilor formale automate care pot fi utilizate pentru a rezolva provocările actuale de proiectare și verificare care sunt frecvent observate la dezvoltarea proiectelor ASIC și FPGA.

În acest webinar, vom arăta cum să folosiți un flux automat, bazat pe formal, care să asigure acoperirea completă a spațiului de stare al registrelor dvs., să verificați exhaustiv comportamentele și orice comportamente ilegale, fără a fi nevoie să învățați deloc formal.

În acest webinar, vom acoperi metodologia formală în detaliu concentrându-se pe ABC-urile formale: (A) abstractizare, (B) vânătoare de insecte și dovezi de construcție și (C) acoperire în contextul verificării proprietății.

În acest webinar, veți vedea progresia aplicațiilor formale ușor de utilizat până la primii pași ai verificării formale a proprietății; ideea practică a verificării formale exhaustive la nivel de modul până la promisiunea dezvoltării bazate pe proprietăți.

În acest webinar, vom împărtăși o metodologie cuprinzătoare statică și formală care utilizează aplicația automată Questa X-Check, care permite echipelor de proiectare să provoace problemele „X” la începutul procesului de proiectare RTL.

În acest webinar, veți învăța cum să utilizați analiza formală pentru a găsi și remedia cât mai multe erori funcționale posibil, îmbunătățind în cele din urmă calitatea produsului final și reducând riscul de re-rotiri.

În acest webinar, veți afla de ce aplicarea formală la începutul dezvoltării scurtează ciclul general de verificare prin găsirea și remedierea majorității erorilor în timpul dezvoltării, în loc de târziu în jocul de verificare.