Sinteză și verificare la nivel înalt

Platforma de sinteză la nivel înalt (HLS) și verificare (HLV) de la Siemens îmbunătățește fluxul de proiectare și verificare ASIC și FPGA în comparație cu RTL tradițional. Utilizarea C++ sau SystemC Catapult oferă o calitate superioară a rezultatelor pentru performanță, putere și zonă, pe lângă soluțiile HLV unice.

Evenimente viitoare HLS & HLV Biblioteca de resurse HLS și HLV

TENDINȚE ȘI TEHNOLOGII

Designul și verificarea RTL sunt prea lente și costisitoare

Productivitatea RTL, în special pentru blocurile noi și complexe cu valoare adăugată, a stagnat. Provocările de proiectare și verificare ale creării de arhitecturi noi și noi care oferă avantaje în siliciu pentru procesarea wireless, 5G, AI/ML, auto sau video/imagine nu ușurează viața echipelor de proiectare.

Explorarea arhitecturii

Hardware-ul dvs. va fi limitat la performanța sistemului? Ați ales arhitectura corectă a memoriei fundamentale? Sau ați aflat doar în timpul integrării sistemului? Sinteza la nivel înalt accelerează explorarea spațiului de proiectare.

Catapultează-ți designul

Performanță optimă de putere și zonă

Oferirea unui echilibru optim de performanță, putere și zonă pentru nevoile dvs. de proiectare este dificilă. Prea puțină performanță, prea multă putere sau prea multă zonă și s-ar putea să pierdeți un ciclu de produs. Folosiți HLS pentru a proiecta mai bine și mai rapid.

Optimizați-vă PPA

Încă depanați RTL?

Descoperirea erorilor târziu în RTL înseamnă oportunități ratate, siliciu mai puțin competitiv, întârzieri de eliminare și dureri de cap ECO. Proiectarea și verificarea Catapult HLS oferă modele RTL potrivite pentru prima dată, cu costuri reduse ale serverului și sculei.

Găsiți bug-uri mai repede cu HLS

Soluții de sinteză la nivel înalt pentru catapultă

Soluțiile Catapult High-Level Synthesis oferă suport pentru limbaje C ++ și SystemC, independență FPGA și ASIC, estimare și optimizare a puterii ASIC, plus cele mai recente din zona multi-VT conștientă din punct de vedere fizic și optimizarea performanței pentru a vă ridica proiectele.

C++/SystemC Synthesis

Un flux HLS cuprinzător care ia C ++ sau SystemC ca intrare de proiectare și vizează în mod optim implementările ASIC, eFPGA sau FPGA reglate pentru frecvență și tehnologie țintă.

Soluție Catapultă cu consum redus de energie

Soluții cu consum redus de energie

Când vine vorba de explorarea spațiului de proiectare timpurie, estimarea puterii și optimizarea pentru ASIC RTL cu putere redusă, Catapult generează RTL extrem de eficient, care este optimizat cu tehnologia noastră PowerPro sub capotă.

Un grafic vectorial al unei catapulte cu părți etichetate, cum ar fi „Braț”, „Contragreutate” și „Trigger”.

Soluții AI

Catapult AI îmbunătățește HLS pentru explorarea accelerată a proiectării, analiza cuantizării și performanța, puterea și predicția zonei.

Catapultă Soluții de Verificare High-Level Verification Solutions

Accelerați fluxul de verificare la nivel înalt (HLV) cu metode cunoscute și de încredere utilizând platforma Catapult HLV. Reduceți timpul și costurile totale de procesare a verificării SoC cu până la 80% utilizând verificarea proiectării la nivel înalt, acoperirea codul/funcțională și metodele statice plus formale.

Catapult Coverage

Acoperirea codului conștient de HLS, inclusiv suport pentru declarație, ramură, condiție, expresie (FEC) și acoperire de acces la matrice plus acoperire funcțională inspirată de SystemVerilog cu suport pentru grupuri de acoperire, puncte de acoperire, coșuri și încrucișări.

Fluxul Instrumentelor de Verificare Formal Catapult

Catapult Formal Verification Tools

Găsiți formal greșeli, ambiguități și probleme de proiectare a problemelor sau greșeli de constrângere a utilizatorului la începutul procesului HLS. Chiar și cu diferențe de sincronizare și interfețe, Catapult Formal permite verificarea și un flux de închidere a acoperirii.

SLEC System

Verificați corectitudinea RTL față de modelele dvs. de nivel înalt folosind SLEC. Permite dovada că specificația și implementarea sunt identice, în ciuda diferențelor de limbaj, sincronizare sau abstractizare.

Verificare la nivel înalt

Questa HL-SystemC

Verificarea proiectării la nivel înalt cu expansiunea Questa HL-SYC ajută la eliminarea problemelor înainte de sinteză, începând verificarea mai devreme în flux.