all
C++/SystemC Synthesis
Un flux HLS cuprinzător care ia C ++ sau SystemC ca intrare de proiectare și vizează în mod optim implementările ASIC, eFPGA sau FPGA reglate pentru frecvență și tehnologie țintă.
Sinteză și verificare la nivel înalt
Platforma de sinteză la nivel înalt (HLS) și verificare (HLV) de la Siemens îmbunătățește fluxul de proiectare și verificare ASIC și FPGA în comparație cu RTL tradițional. Utilizarea C++ sau SystemC Catapult oferă o calitate superioară a rezultatelor pentru performanță, putere și zonă, pe lângă soluțiile HLV unice.
TENDINȚE ȘI TEHNOLOGII
Designul și verificarea RTL sunt prea lente și costisitoare
Productivitatea RTL, în special pentru blocurile noi și complexe cu valoare adăugată, a stagnat. Provocările de proiectare și verificare ale creării de arhitecturi noi și noi care oferă avantaje în siliciu pentru procesarea wireless, 5G, AI/ML, auto sau video/imagine nu ușurează viața echipelor de proiectare.
Explorarea arhitecturii
Hardware-ul dvs. va fi limitat la performanța sistemului? Ați ales arhitectura corectă a memoriei fundamentale? Sau ați aflat doar în timpul integrării sistemului? Sinteza la nivel înalt accelerează explorarea spațiului de proiectare.
Performanță optimă de putere și zonă
Oferirea unui echilibru optim de performanță, putere și zonă pentru nevoile dvs. de proiectare este dificilă. Prea puțină performanță, prea multă putere sau prea multă zonă și s-ar putea să pierdeți un ciclu de produs. Folosiți HLS pentru a proiecta mai bine și mai rapid.
Încă depanați RTL?
Descoperirea erorilor târziu în RTL înseamnă oportunități ratate, siliciu mai puțin competitiv, întârzieri de eliminare și dureri de cap ECO. Proiectarea și verificarea Catapult HLS oferă modele RTL potrivite pentru prima dată, cu costuri reduse ale serverului și sculei.
SEMINAR VIRTUAL HLS
Clienții catapultei discută despre utilizarea lor în lumea reală a HLS
În ultimii câțiva ani s-a înregistrat o explozie în adoptarea HLS pentru proiectarea cipurilor, determinată de creșterea complexității de proiectare și verificare, precum și de timpul până la presiunile pieței. Catapult HLS permite designerilor să-și scoată cipurile pe piață mai repede prin scurtarea fluxului general de proiectare și verificare.
Soluții de sinteză la nivel înalt pentru catapultă
Soluțiile Catapult High-Level Synthesis oferă suport pentru limbaje C ++ și SystemC, independență FPGA și ASIC, estimare și optimizare a puterii ASIC, plus cele mai recente din zona multi-VT conștientă din punct de vedere fizic și optimizarea performanței pentru a vă ridica proiectele.
