Evenimente de sinteză și verificare la nivel înalt de catapultă

Construiți cel mai eficient accelerator de inferență din punct de vedere energetic pentru dispozitivele edge, unde victoria revine echipei care obține cea mai mică energie pe inferență. Va trebui să îndepliniți cerințele stricte de precizie și zonă pentru a câștiga.

Alăturați-vă acestui webinar și HLS Summer Hackathon pentru a transforma rețelele neuronale Python în acceleratoare RTL AI cu Catapult AI NN, explorați compromisurile PPA, integrați-vă cu RISC-V și vizați proiectele de margine FPGA sau ASIC.

RISC-V: Procesoare personalizate pentru performanță/eficiență. Aflați HLS pentru a construi și integra un co-procesor de inferență a cuvintelor de veghe, comparând puterea, performanța și câștigurile de zonă în acest atelier.

Edge AI are nevoie de eficiență energetică și performanță. Echilibru cu hardware personalizat! Aflați cum trece HLS de la Python la hardware personalizat. Construiți un accelerator AI pentru inferența cuvintelor de veghe și măsurați câștigurile de putere/performanță HLS.

Descoperiți modul în care designerii de electronice pot utiliza HLS pentru a implementa acceleratoare personalizate. Prin adaptarea acceleratorului la inferențe specifice, acesta poate depăși GPU/TPU-urile de pe raft, oferind un consum redus de energie.

Alăturați-vă nouă la München, unde sesiunile tehnice furnizate de colegi vor fi împărtășite pe o gamă largă de subiecte, astfel încât să puteți explora noi concepte sau să vă scufundați adânc în domeniul dvs. de bază de expertiză.

Alăturați-vă nouă la evenimentul nostru din America de Nord, care este un mediu dedicat schimbului de idei, informații și bune practici care vă permit să vă conduceți în rolul dvs. și să obțineți succes cu clienții dvs.

Această discuție va descrie modul de utilizare a sintezei la nivel înalt (HLS) pentru a dezvolta acceleratoare AI personalizate, orientate către tehnologia ASIC sau FPGA. Aflați cum puteți implementa practic inferența AI în sistemele dvs. edge.

Sistemele încorporate necesită mai multă putere de calcul decât pot oferi procesoarele. Acceleratoarele hardware oferă o soluție. Această sesiune explorează HLS, transformând C ++ în RTL pentru ASIC/FPGA, cu exemple din lumea reală în ML și procesarea imaginilor.

Acest atelier va acoperi sinteza la nivel înalt și beneficiile sale în producerea acceleratoarelor hardware rapid și precis. Vom acoperi proiectarea și verificarea pas cu pas a algoritmului Wakeword folosind HLS.

Explorați arhitectura și microarhitectura SoftMax pentru a echilibra performanța, zona, resursele pentru inferența de margine. Descoperiți fluxurile de lucru agile de proiectare FPGA pentru a ține pasul cu algoritmii în evoluție.

Această sesiune practică vă va prezenta sinteza la nivel înalt, o tehnologie care transformă o funcție C ++ într-o implementare hardware. Veți crea un co-procesor RISC-V și îl veți integra într-un design Rocket Core.

Descoperiți sinteza la nivel înalt și beneficiile sale în producerea rapidă și precisă a acceleratoarelor hardware. Vom acoperi proiectarea și verificarea pas cu pas a algoritmului Wake Word folosind HLS.

Alăturați-vă nouă pentru a explora capabilitățile EDA AI și a vedea ce ne rezervă viitorul. Vom discuta despre marea viziune de a avea o platformă centralizată EDA AI construită special.

Acest atelier va acoperi sinteza la nivel înalt și beneficiile sale în producerea acceleratoarelor hardware rapid și precis. Vom acoperi proiectarea și verificarea pas cu pas a algoritmului Wakeword folosind HLS.

Obțineți informații valoroase despre provocările și soluțiile implementării ML în hardware. Înțelegeți modul în care HLS și hls4ml eficientizează dezvoltarea acceleratoarelor hardware bazate pe rețelele neuronale și este fundamental pentru viitorul industriei.

User2User este oportunitatea dvs. de a învăța, de a crește și de a vă conecta cu alți experți tehnici care proiectează produse de vârf folosind instrumentele Siemens EDA.

Aflați cum să utilizați HLS pentru a converti C ++ în RTL pentru ASIC/FPGA, activând acceleratoare personalizate. Sesiunea acoperă cele mai bune practici HLS și exemple din lumea reală în procesarea ML și a imaginilor pentru sistemele încorporate.

Explorați sinteza la nivel înalt pentru crearea rapidă și precisă a acceleratorului hardware. Vom acoperi proiectarea și verificarea RTL cu algoritmul Wakeword și vom prezenta Catapult AI NN, extinzând HLS la Python pentru o dezvoltare mai rapidă a AI HW.

Alăturați-vă nouă la DVCon US: participați la atelierele noastre scurte, prânz, lucrări și sesiuni de afișe. Vizitați-ne la standul 301 pentru a afla cum vă poate ajuta Siemens să proiectați un viitor mai inteligent mai rapid.

Vizitați Siemens EDA pentru a vă concentra pe aplicațiile practice ale limbilor, instrumentelor, metodologiilor și standardelor pentru proiectarea și verificarea sistemelor electronice și a circuitelor integrate pentru a vă îmbunătăți propriile fluxuri.

Vizitați Siemens EDA pentru a vă concentra pe aplicațiile practice ale limbilor, instrumentelor, metodologiilor și standardelor pentru proiectarea și verificarea sistemelor electronice și a circuitelor integrate pentru a vă îmbunătăți propriile fluxuri.

Vino să vezi nota principală a lui Ankur Gupta: Cum AI redefinește designul semiconductorilor pentru margine
Marți, 10 septembrie, ora 11:15

DVCon Taiwan este conferința principală pentru ingineri de proiectare și verificare, cercetători și manageri din industriile semiconductoare și EDA din Taiwan.

Vizitați Siemens EDA pentru a vă concentra pe aplicațiile practice ale limbilor, instrumentelor, metodologiilor și standardelor pentru proiectarea și verificarea sistemelor electronice și a circuitelor integrate pentru a vă îmbunătăți propriile fluxuri.

Această discuție va arăta cum HLS poate fi utilizat pentru a crea și evalua rapid mai multe implementări RTL pentru un accelerator AI dintr-o singură descriere algoritmică.

Vizitați experții Siemens în automatizarea proiectării electronice (EDA) la DAC 2024, 23-27 iunie 2024, în San Francisco, California.

Cererea de putere de calcul în sistemele încorporate continuă să crească. Mutarea funcțiilor la acceleratoarele HW este crucială. HLS se automatizează prin convertirea funcțiilor C ++ în descrieri HW pentru ASIC sau FPGA, sporind eficiența în IP și ML.

Participați la tutorialul nostru informativ, prânzul, atelierele, lucrările și sesiunile de afișe și vizitați standul nostru de expoziții pentru a afla cum vă poate ajuta Siemens să proiectați un viitor mai inteligent mai rapid.

Vom arăta cum HLS poate fi utilizat pentru a migra funcții specifice din stiva 5G L1 din SW în HW. HLS poate permite implementări practice 5G care altfel nu ar fi posibile.

Această clasă practică va determina participanții să dezvolte un accelerator de inferență folosind HLS. Participanții vor înțelege cum să creeze un accelerator de inferență personalizat și beneficiile pe care le poate aduce unui sistem încorporat.

Descoperiți vizibilitate și perspective de neegalat asupra comportamentului funcțional complex al AI SoC de la echipa Tessent Embedded Analytics de la AIHW, plus aflați despre valorificarea puterii arhitecturii RISC-V pentru proiectele bazate pe ASIC și FPGA.

Catapult și PowerPro au avut destul de multe sesiuni anul acesta la DAC, cu o sesiune de la NVIDIA și alta de la Telechips. Utilizați linkurile la cerere de mai jos pentru a vedea prezentările noastre în stand.

CEA prezintă o metodologie care face legătura între cadrul DL open-source N2D2 și Catapult HLS pentru a ajuta la reducerea procesului de proiectare a acceleratoarelor hardware, făcând posibilă menținerea pasului cu noii algoritmi AI.

Telechips a proiectat AXI4 master IP care îndeplinește specificațiile AXI4 complete folosind C ++ HLS, oferind acces asemănător software-ului la blocurile DMA, obținând în același timp un randament ridicat folosind multiple remarcabile și rafale.

Gestionarea complexității implementării unui codificator HEVC (Kvazaar) pe FPGA cu Catapult HLS

Dr. Panu Sjövall va arunca o lumină asupra modului în care au reușit să-și implementeze codificatorul intra HEVC în timp real încorporat pe HW cu Catapult HLS.

Acest webinar introduce o metodologie de cuantificare simplă și robustă bazată pe analiza intervalului de valori.

Sinteza la nivel înalt a fost un subiect destul de fierbinte la U2U din America de Nord și Europa. Consultați toate sesiunile noastre U2U din 2023.

La nivel IP, un ISP a fost creat în decurs de un an folosind Catapult, o sarcină care ar fi fost imposibilă folosind RTL tradițional. Pentru a reduce dependența de experiența designerului, am introdus un instrument DSE asistat de AI.

Aflați mai multe despre webinarul „Îmbunătățiri arhitecturale pentru siguranța funcțională și de consum redus a acceleratoarelor CNN de flux de date folosind HLS”.

Aflați cum C ++ și SystemC/Matchlib HLS sunt mai mult decât simpla conversie a SystemC în RTL. Vom acoperi alegerea limbii, explorarea arhitecturii, estimarea puterii și optimizarea care funcționează pentru a oferi RTL competitiv rapid și ieftin.

Fluxul de proiectare, inclusiv co-proiectarea HW/SW și HLS care permite dezvoltatorilor să migreze funcții intensive de calcul de la SW care rulează pe un procesor încorporat la un accelerator bazat pe HW ca periferic bazat pe magistrală slab cuplată.

Aflați cum puteți utiliza sinteza la nivel înalt pentru a trece de la Python la RTL sintetizabil pentru a implementa un accelerator AI personalizat mai rapid și mai ușor decât credeați posibil.

Cornell introduce HiSparse: accelerator pe multiplicarea vectorului dens cu matrice rară. Folosind atât implementarea, cât și simularea HLS, acceleratoarele lor rare oferă o accelerare promițătoare cu lățime de bandă crescută și eficiență energetică.

FNAL demonstrează că un model de autoencoder NN poate fi implementat într-un ASIC tolerant la radiații pentru a efectua compresia datelor cu pierderi. Acest lucru atenuează problema transmisiei de date, păstrând în același timp informațiile critice ale profilului energetic al detectorului.

Standardele 5G deschid lumea dezvoltării hardware oricui poate construi cele mai bune produse eficiente din punct de vedere al costurilor. Catapult, Questa și Veloce permit soluții integrate, fiabile de proiectare și verificare pentru proiectarea sistemului 5G.

本 ウ ビ ナ ー、特 別 招 待 講 演。

În acest webinar, vom împărtăși acest nou model de design hardware bazat pe date, care produce hardware și software dramatic mai bune - strâns optimizate pentru aplicații specifice.

Acest tutorial va demonstra transformarea algoritmului HLS pe un exemplu de algoritm de la o implementare software completă la o implementare eficientă de înaltă performanță, cu un amestec de elemente hardware și software.

Prezentare generală a ceea ce este HLS și cum poate fi utilizat pentru a crea acceleratoare specifice aplicației. Acesta va arăta modul în care aceste acceleratoare pot fi integrate într-un sistem bazat pe procesor dintr-o perspectivă hardware și software.

HLS face posibilă o adevărată co-proiectare HW/SW, permițând partiționarea precisă
explorarea și schimbul de funcționalități între SW și acceleratorul HW pentru
optimizați traficul de magistrală, utilizarea memoriei și încărcarea procesorului.

Adoptarea HLS pentru proiectarea cipurilor este determinată de creșterea complexității de proiectare și verificare și de timpul până la presiunile pieței. HLS permite designerilor să-și scoată cipurile pe piață mai repede prin scurtarea fluxului general de proiectare și verificare.

Această discuție va explora modul în care HLS poate fi utilizat pentru a furniza datele necesare pentru a lua decizii critice de compromis de proiectare și va acoperi modul în care HLS poate permite verificarea sistemului într-un flux MBSE și modul în care HLS poate atenua riscurile lanțului de aprovizionare.

Pentru a înțelege care flux HLS Catapult este mai potrivit pentru nevoile noastre de la JPL-NASA, am implementat nucleul de procesare a imaginilor Harris Corner Detector atât în C++ netemporizat, cât și în SystemC temporizat. Vor fi prezentate lecțiile învățate din fiecare flux.

Acest tutorial va aborda problema calității designului dintr-o perspectivă unică.

Acest atelier va arăta exemplul de proiectare care rulează la diferite niveluri de abstractizare, explorând diferitele obiective de verificare care pot fi atinse în fiecare etapă a procesului de proiectare.

Harvard aruncă lumină asupra metodologiei lor agile de co-proiectare și co-verificare algoritm-hardware, alimentată de High-Level Synthesis, care le-a permis să reducă eforturile de proiectare VLSI front-end cu ordine de mărime.

Această sesiune va arăta cum să creați diferite tipuri de acceleratoare folosind HLS și cum să le integrați în proiectele procesoarelor RISC-V. Algoritmul de inferență AI și un algoritm de criptare vor fi utilizate ca exemple.

Implementarea unui algoritm în hardware necesită o înțelegere a algoritmului și a dependențelor sale de date. Vom descrie o modalitate automată de a obține aceste informații dintr-o descriere C ++ cu o cale automată către RTL prin HLS.

Implementarea unui algoritm în hardware necesită o înțelegere a algoritmului și a dependențelor sale de date. Vom descrie o modalitate automată de a obține aceste informații dintr-o descriere C ++ cu o cale automată către RTL prin HLS.

Acest webinar demonstrează modul în care se poate realiza o verificare cuprinzătoare mai rapid la un nivel mai ridicat de abstractizare, dar se aplică în continuare tehnici de verificare RTL cunoscute și de încredere.

Prezentarea va oferi o imagine de ansamblu tehnică la nivel înalt a platformei Catapult HLS pe care o puteți utiliza în proiectele viitoare pentru a vă accelera procesul de dezvoltare.

În această masă rotundă, vom discuta câteva abordări interesante ale codesignului HW/SW și avantajele și dezavantajele acestor abordări. Găzduit de Anoop Saha și Russell Klein de la Siemens și alăturat de Thierry Tambe de la Universitatea Harvard.

Această discuție se va concentra pe siliciu pentru margine și pe opțiunile de proiectare care ajută la implementarea algoritmilor puternici de învățare automată pe hardware mic, cu costuri reduse, eficiente din punct de vedere energetic.

AI este gata să devină omniprezentă în sistemele încorporate. Aflați cum inferența poate fi implementată eficient pe dispozitive cu consum redus de energie, constrânse din punct de vedere computațional, fără a fi nevoie să aduceți un prelungitor foarte lung.

Notă principală care acoperă tehnologiile generice - de la HLS la coproiectarea software-ului hardware, care acoperă trecutul, prezentul și viitorul procesului de proiectare a siliciului, perturbările și cele mai recente tendințe tehnologice.