
Proiectarea acceleratoarelor specifice domeniului cu HLS
Sistemele încorporate necesită mai multă putere de calcul decât pot oferi procesoarele. Acceleratoarele hardware oferă o soluție. Această sesiune explorează HLS, transformând C ++ în RTL pentru ASIC/FPGA, cu exemple din lumea reală în ML și procesarea imaginilor.
11 martie la 11:00 Sesiunea 4.4






































