Os dispositivos da próxima geração apresentam cada vez mais arquiteturas complexas que conectam matrizes verticalmente (IC 3D) ou lado a lado (2,5D) e comportam-se como um único dispositivo. O software Tessent Multi-die oferece uma automatização abrangente para as tarefas de design para teste (DFT) altamente complexas associadas a esses designs.
Acelere drasticamente e simplifique tarefas críticas de projeto para teste (DFT) para circuitos integrados (CIs) de próxima geração baseados em arquiteturas 2.5D e 3D com Tessent Multi-die.
O Tessent Multi-die fornece uma solução abrangente de automação DFT para tarefas altamente complexas associadas a designs 2.5D e 3D IC e funciona perfeitamente com o software Tessent TestKompress, Streaming Scan Network e IJTAG.
O Tessent Multi-die integra-se perfeitamente com outros produtos Tessent utilizando uma plataforma Tessent integrada.
O DFT mais rápido e simples permite que as equipas de design de IC gerem hardware compatível rapidamente. A tecnologia DFT que acompanha o ritmo dos designs multidimensionais permite uma implementação de teste mais rápida e custos de teste de fabrico otimizados.
Veja como Vidya Neerkundar, gerente de produto da Tessent, explica como o Tessent Multi-die permite a implementação totalmente automatizada de DFT para projetos que dimensionam lateralmente (dispositivos 2.5D), são empilhados uns sobre os outros (3D) ou combinam ambas as configurações e como a arquitetura de cada matriz pode permanecer independente independentemente da lógica que precisa ser testada dentro ou através das matrizes.
Explore e forneça diferenciação de produtos mais rapidamente usando a integração heterogênea 3D de chips de nós e com desempenho otimizado com a solução de tecnologia 3D IC líder de mercado da Siemens EDA.
Enfrentando limitações de fabrico no que diz respeito aos tamanhos das matrizes? Estes designs avançados já levam as atuais soluções de design para teste ao limite. Neste artigo, delineamos um caminho para soluções DFT escaláveis para a terceira dimensão para fornecer uma resposta acessível e abrangente a esta pergunta.
O DFT para chiplets deve ser de uso geral para ser testado isoladamente e fácil de testar após a montagem em dispositivos 2.5D/3D. Saiba como usar o Tessent Multi-die e ainda aderir a padrões como IEEE 1149.1, IEEE 1500 e IEEE 1838.
Os chips de IA têm objetivos agressivos de time-to-market. Os designers podem reduzir um tempo significativo de DFT e silício trazer para cima usando as técnicas descritas neste artigo.
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)
Saiba como as partes interessadas do projeto para teste (DFT) podem usar o software Tessent Multi-die para automatizar tarefas DFT altamente complexas associadas a projetos 2.5D e 3D
O software Tessent Multi-die da Siemens EDA permite a automação para ICs 3D. Descarregue esta ficha técnica para saber mais sobre o software Tessent Multi-die
O engenheiro principal da Intel, Dave Dehnert, fala sobre a utilização da Tessent Streaming Scan Network num grande SoC.
Janusz Rajski, Vice-Presidente de Engenharia do grupo Tessent apresenta uma palestra no European Test Symposium 2023 sobre o papel da gestão do ciclo de vida do silício no design para teste (DFT).
