Verificação sem estímulos

Um aplicativo de caça de problemas formal totalmente automático que encontra problemas profundamente ocultos devido a erros comuns de codificação RTL, a Inspection Formal torna possível eliminar uma ampla gama de problemas sem uma bancada de teste.

A Análise de Conectividade dentro do Questa One SFV é uma solução totalmente automatizada para verificar exaustivamente a conectividade estática e dinâmica sem exigir o conhecimento de linguagens formais ou de especificação de propriedade.

O Questa Increase Coverage é uma solução formal automática para conseguir um encerramento da cobertura de código mais rápido, que aborda um facto incontroverso da verificação: alguma fração do código descoberto permanece sempre.

As Bibliotecas VIP Formais AMBA e OnChip melhoram a qualidade e reduzem os horários construindo conhecimentos de protocolo e metodologia em pacotes de afirmações reutilizáveis que suportam interfaces populares padrão da indústria.

O Questa One SFV Property Verification descobre exaustivamente quaisquer erros de design que possam ocorrer, sem a necessidade de estímulos específicos para detectar o problema. Isso garante que o design verificado esteja livre de problemas em todos os cenários de entrada legal.

A Análise de Registro Questa One SFV automatiza a verificação exaustiva do comportamento do controlo e registo de estado em relação às especificações do registo CSV ou IP-XACT.

A análise de Security no Questa One SFV é uma solução totalmente automatizada para verificar exaustivamente se apenas os caminhos que especifica podem alcançar elementos de armazenamento críticos de segurança ou de segurança.

O Questa One SFV RTL Equivalence compara automaticamente a especificação RTL e os blocos de código RTL de implementação utilizando uma análise formal exaustiva. Não é necessário nenhum conhecimento de idiomas formais ou de especificação de propriedade.

A Análise de X-Sensitivity no Questa One SFV é uma solução automatizada que erradica exaustivamente os problemas 'X' no nível RTL sem uma bancada de testes.

A solução Siemens Questa Equivalent FPGA garante que os fluxos de implementação de FPGA, tais como sínteses e otimizações de local e rota, não introduzam erros funcionais.

A verificação Gap Free otimiza a qualidade dos designs digitais, provando todas as funcionalidades para todas as entradas, levando a baixas taxas de escape de emissão sem precedentes.

A verificação de design de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.

O Questa One SFV Trust Analysis emprega análise automatizada para detectar e relatar preocupações de vulnerabilidade em relação à segurança.

Garante a conformidade dos designs RISC-V com ISA e pré-requisitos funcionais, acelerando a verificação eliminando a necessidade de criação de bancada de teste.

A análise Questa One SFV FPU minimiza significativamente a carga de trabalho de verificação, garantindo o alinhamento preciso das implementações de ponto flutuante com os resultados desejados.

A Análise de Proteção de Falhas é uma solução baseada em tecnologia formal, que analisa falhas injetando-as e verifica formalmente o seu resultado quanto à segurança e proteção do hardware.

A aplicação Questa Post Silicon Debug aproveita a análise formal e a síntese de propriedades para enraizar rapidamente problemas de causa na lógica no fundo de um SoC e provar que as correções não vão quebrar mais nada.