Verificação sem estímulos

Um aplicativo de procura de problemas formal totalmente automático que encontra problemas profundamente ocultos devido a erros comuns de codificação RTL, o Questa Inspect torna possível eliminar uma ampla gama de problemas sem um banco de teste.

A aplicação Questa Check Connect é uma solução totalmente automatizada para verificar exaustivamente a conectividade estática e dinâmica sem exigir o conhecimento de linguagens formais ou de especificação de propriedade.

O Questa Increase Coverage é uma solução formal automática para conseguir um encerramento da cobertura de código mais rápido, que aborda um facto incontroverso da verificação: alguma fração do código descoberto permanece sempre.

As Bibliotecas VIP AMBA & OnChip Questa Formal melhoram a qualidade e reduzem os horários, construindo conhecimentos de protocolo e metodologia em pacotes de afirmações reutilizáveis que suportam interfaces populares padrão da indústria.

O Questa Verify Property descobre exaustivamente quaisquer erros de design que possam ocorrer, sem a necessidade de estímulos específicos para detectar o problema. Isto garante que o design verificado está livre de problemas em todos os cenários de entrada legal.

A aplicação Questa Check Register automatiza a verificação exaustiva do comportamento do controlo e registo de estado em relação às especificações de registo CSV ou IP-XACT.

A aplicação Questa Verify Secure é uma solução totalmente automatizada para verificar exaustivamente se apenas os caminhos que especifica podem alcançar elementos de armazenamento críticos de segurança ou de segurança.

Questa Equivalent RTL compara automaticamente os blocos de código RTL de especificação e implementação RTL usando análise formal exaustiva. Não é necessário conhecimento de linguagens formais ou de especificação de propriedade.

O Questa Check X é uma aplicação automatizada que erradica exaustivamente os problemas 'X' no nível RTL sem um testbench.

A solução Siemens Questa Equivalent FPGA garante que os fluxos de implementação de FPGA, tais como sínteses e otimizações de local e rota, não introduzam erros funcionais.

O Questa GapFree otimiza a qualidade dos designs digitais, provando todas as funcionalidades para todas as entradas, levando a baixas taxas de escape de problemas sem precedentes.

A verificação de design de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.

O Questa Verify Trust emprega análises automatizadas para detectar e relatar preocupações de vulnerabilidade em relação à segurança.

Garante a conformidade dos designs RISC-V com ISA e pré-requisitos funcionais, acelerando a verificação eliminando a necessidade de criação de bancada de teste.

A aplicação Questa FPU minimiza significativamente a carga de trabalho de verificação, garantindo o alinhamento preciso das implementações de ponto flutuante com os resultados desejados.

A aplicação Questa Analyze Fault é uma solução baseada na tecnologia formal Questa, que analisa falhas injetando-as e verifica formalmente o seu resultado para segurança e proteção de hardware.

O Analyse Architecture é uma solução inovadora que fornece ao utilizador a capacidade de verificar grandes sistemas de hardware se estão em conformidade com a arquitectura especificada.

A aplicação Questa Post Silicon Debug aproveita a análise formal e a síntese de propriedades para enraizar rapidamente problemas de causa na lógica no fundo de um SoC e provar que as correções não vão quebrar mais nada.