O Analisador de Relógio é uma ferramenta de visualização, análise e verificação de lógica de relógio. Usado na análise de relógio pré-CTS e na verificação da árvore do relógio pós-CTS, ajuda os designers a compreender a propagação e topologia do relógio e a mesclar pontos para depurar problemas da árvore do relógio, grupos de distorção e quaisquer conflitos de modo.
O Clock Analyzer gera um diagrama visual detalhado da arquitetura de relógio, lógica do relógio, topologia do relógio e formas de onda, ajudando a compreender a propagação do relógio através do SOC e a capacidade de simplificar o diagrama de relógio para facilitar a legibilidade. Os designers podem explorar a lógica do relógio na determinação das interações do relógio, exceções da árvore do relógio, grupos de distorção, conflitos de modo ou outras informações semelhantes.
O Clock Analyzer ajuda a RTL e os engenheiros de implementação com o design do relógio para minimizar o tempo de depuração na compreensão da topologia da rede do relógio. Os engenheiros de implementação podem definir restrições de tempo CTS para eliminar iterações CTS.
Fornece capacidades para verificar a implementação do CTS em domínios de energia, problemas de balanceamento, DRC's, exceções da árvore do relógio, conflitos de modo e validação de qualquer SDC associado ao CTS.
Analisando as ramificações da rede de relógio, o Analisador de Relógio é capaz de determinar e otimizar o agrupamento de assimetria de ramificações independentes da rede de relógio para reduzir a área, a potência e o congestionamento da rede do relógio.