Verifique formalmente a exatidão dos modelos RTL escritos à mão vs de alto nível em C++ ou SystemC usando a Verificação de Equivalência Lógica Sequencial. Mesmo com diferenças de linguagem, tempo e interfaces, o SLEC-System verifica RTL manual com C++/SystemC provando a equivalência entre C++ e RTL.
Quando os designers movem descrições de alto nível para RTL, ou fazem otimizações de energia para RTL, eles devem saber se o resultado é funcionalmente equivalente ao original. Os motores SLEC fornecem soluções para verificação de equivalência RTL manual, de alto nível (gerada por catapulta) e de equivalência RTL otimizada.
Emparelhado com uma gama dos melhores motores da categoria, esta poderosa abordagem de verificação permite a caça de bugs, verificação delimitada e estratégias à prova de completo. O SLEC foi concebido para complementar a verificação típica baseada em simulação e está integrado com ferramentas de depuração como o Siemens EDA Visualizer para compreender falsificações.
Para os desafios de verificação formal manual mais difíceis envolvendo implementações complexas em RTL codificado manualmente. O sistema SLEC-oferece capacidades que permitem a prova formal de blocos de design tão desafiadores como a multiplicação de ponto flutuante de dupla precisão, multiadição e outros problemas que simplesmente não podem ser simulados exaustivamente no RTL.
A biblioteca de formação a pedido Catapult High-Level Synthesis (HLS) contém um conjunto de caminhos de aprendizagem com módulos para apresentar aos engenheiros o HLS e verificação de alto nível.
Um grupo para discutir os melhores pontos de design e verificação usando as ferramentas Siemens EDA HLS e HLV. Junte-se à discussão sobre novos tópicos, funcionalidades, conteúdo e especialistas técnicos.
Um conjunto gratuito e aberto de bibliotecas implementadas em C++ padrão para design de hardware e software com precisão de bits. É uma comunidade aberta para troca de conhecimento e IP para HLS que pode ser usada para acelerar a pesquisa e o design.
Blog que abrange metodologias e técnicas de design e verificação de síntese de alto nível (HLS) da próxima geração.
Aceda a documentação detalhada, lançamentos, recursos e muito mais.
Ajudá-lo a alcançar o máximo impacto nos negócios, abordando desafios complexos de tecnologia e empresas com uma combinação única de experiência em desenvolvimento e design e especialização em metodologia.