Calibre 3DStack

Para tecnologias de embalagem, como o fan-out wafer-level packaging (FOWLP), o processo de design e verificação da embalagem pode ser um desafio. Como o fabrico de FOWLP ocorre no “nível de wafer”, incorpora a geração de máscaras, semelhante ao fluxo de fabrico do SoC. Os fluxos sólidos de design e verificação de embalagens devem estar em vigor para que os projetistas possam garantir a capacidade de fabricação FOWLP pela fundição ou empresa OSAT. A plataforma Xpedition® Enterprise Printed Circuit Board (PCB) fornece uma plataforma de co-design e verificação que utiliza ambientes de design de pacotes e ferramentas de verificação física SoC para FOWLP. A funcionalidade Calibre 3DStack estende a verificação de signoff no nível da matriz Calibre para fornecer verificação DRC e LVS de sistemas completos de várias matrizes, incluindo embalagem em nível de bolha, em qualquer nó do processo, sem quebrar os fluxos atuais da ferramenta ou exigir novos formatos de dados.

A verificação precisa dos designs de embalagens de nível de onda de fan-out (FOWLP) requer a integração de ambientes de design de embalagem com ferramentas de verificação de sistema no chip (SoC) para garantir a capacidade de fabricação e o desempenho do pacote

A embalagem de nível de Wafer (WLP) permite um formato mais elevado e um desempenho melhorado em comparação com os projetos de circuitos integrados (IC) do sistema no chip (SoC). Embora existam muitos estilos de design de embalagem a nível de wafer, o fan-out wafer-level packaging (FOWLP) é uma tecnologia popular validada por silício. No entanto, para que os projetistas FOWLP garantam um rendimento e desempenho aceitáveis, as empresas de automação de design eletrónico (EDA), montagem e teste de semicondutores terceirizados (OSATs) e fundições devem colaborar para estabelecer fluxos consistentes, unificados e automatizados de design e verificação física. A união de ambientes de design de pacotes com ferramentas de verificação física do SoC garante que as plataformas de co-design e verificação necessárias estejam em vigor. Com as capacidades aprimoradas de design de placa de circuito impresso (PCB) da plataforma Xpedition Enterprise e a funcionalidade expandida de verificação baseada em GDSII da plataforma Calibre combinada com a extensão Calibre 3DStack, os projetistas podem agora aplicar a verificação Calibre de sinalização DRC e LVS a uma grande variedade de conjuntos de matrizes empilhadas 2.5D e 3D, incluindo FOWLP, para garantir a capacidade de fabricação e o desempenho.