A Taiwan Semiconductor Manufacturing Company (TSMC) foi pioneira no modelo de negócio de fundição pura. Ao optar por não projetar, fabricar ou comercializar quaisquer produtos semicondutores com o seu próprio nome, a chave para o sucesso da TSMC sempre foi focar no sucesso dos seus clientes. Os semicondutores fabricados pela TSMC servem uma base de clientes global que é grande e diversificada, com uma vasta gama de aplicações utilizadas numa variedade de mercados finais, incluindo smartphones, computação de alto desempenho, Internet das Coisas (IoT), electrónica de consumo automóvel e digital.
TSMC
A TSMC EDA Alliance reduz as barreiras de design para a adoção de tecnologias de processo TSMC pelos clientes. Como parceiro da EDA Alliance, a Siemens EDA trabalha em estreita colaboração com as equipas de tecnologia de design da TSMC para responder às necessidades mútuas de design do cliente através da habilitação de novas funcionalidades da ferramenta EDA que se alinham com o roteiro de desenvolvimento de processos avançados da TSMC, bem como a implementação da metodologia de design da TSMC em fluxos de referência. Através desta colaboração, a TSMC e a Siemens EDA permitem que os clientes mútuos atinjam melhor o seu objetivo de PPA num período de tempo mais curto.
Alliance TSMC EDA
Tabela de cobertura TSMC
Portfólio Siemens EDA IC | Verificação Física | Duplo/Multi-Padronização | Correspondência de padrões | LVS | Extracção Parasitária | PERC | Integridade de energia & EM | Preenche¹ | Custom Design | Local e Rota | Simulação de Circuito |
14 Classe Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | VARRER | ✔ | | ✔ | | | ✔ |
16 Classe Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | VARAR | ✔ | | VARAR | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7nm/6nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | VARAR | ✔ | ✔ |
16nm/ 12nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28nm/ 22nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45nm/40nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65nm/ 55nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0.13um/0.11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
>=0.18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificado; WIP: trabalho em curso (a partir de janeiro de 2026)
[1]: Calibre SmartFill está por (Plan of Record) abaixo de 20nm e Dummy Fill acima de 20nm.
●: Os ficheiros técnicos seriam fornecidos pela Siemens para os nós de processo ainda não certificados. Por favor contacte a equipa de produtos da Aprisa para obter os seus pedidos.
Certificação de fluxo de trabalho de embalagem IC
A nossa colaboração contínua com a TSMC resultou com sucesso na certificação automatizada de fluxo de trabalho para a sua tecnologia de integração InFO que faz parte do Tecido 3D plataforma. Para clientes mútuos, esta certificação permite o desenvolvimento de produtos finais inovadores e altamente diferenciados utilizando o melhor software EDA da categoria e tecnologias avançadas de integração de embalagens líderes do setor.
Os nossos fluxos de trabalho automatizados de design Info_OS e Info_Pop são agora certificado pela TSMC. Estes fluxos de trabalho incluem Innovator3D IC, HyperLynx DRC, e Calibre NMDRC tecnologias.
Fanout integrado (Info)
Conforme definido pela TSMC, o Info é uma plataforma inovadora de tecnologia de integração de sistemas a nível de wafer, com RDL de alta densidade (Re-Distribution Layer) e TIV (Through InFo Via) para interconexão de alta densidade e desempenho para várias aplicações, como móvel, computação de alto desempenho, etc.. A plataforma Info oferece vários esquemas de pacotes em 2D e 3D que são otimizados para aplicações específicas.
O Info_OS aproveita a tecnologia InFO e apresenta uma largura/espaço de linha RDL de 2/2µm de densidade superior para integrar vários chips lógicos avançados para aplicação de rede 5G. Permite inclinações de almofada híbridas no SoC com passo de E/S mínimo de 40 µm, passo de colisão C4 Cu mínimo de 130 µm e > 2X Info de tamanho de retículo em substratos >65 x 65 mm.
Info_POP, o primeiro pacote de fan-out de nível de wafer 3D da indústria, apresenta RDL e TIV de alta densidade para integrar AP móvel com empilhamento de pacotes DRAM para aplicação móvel. Comparando com o FC_Pop, o Info_Pop tem um perfil mais fino e melhores desempenhos eléctricos e térmicos devido à ausência de substrato orgânico e à colisão C4.
Chip na bolacha no substrato (CoWOs)
Integra lógica e memória na segmentação 3D, IA e HPC. O Innovator3D IC cria, otimiza e gere um modelo 3D de todo o conjunto do dispositivo CowOS.
Wafer on Wafer (WoW)
O Innovator3D IC cria, otimiza e gere um modelo duplo digital 3D que conduz o projeto e a verificação detalhados.
Sistema em chips integrados (SoIC)
O Innovator3D IC otimiza e gere um modelo duplo digital 3D que conduz o design e a verificação com tecnologias Calibre.