Eventos e webinars da Siemens EDA

Veja como o Tessent MemoryBIST integra o ECC para ganhos de rendimento de fabrico: mascaramento de bits ECC, prevenção de escape de teste e reparação assistida por ECC como uma solução autónoma ou emparelhada por redundância para fiabilidade no sistema.

Obtenha detalhes sobre o Questa 2026.1: desempenho de regressão mais rápido, novos recursos de visibilidade de depuração e melhorias de encerramento de cobertura para enfrentar a crescente complexidade do ambiente UVM/SystemVeriLog.

Neste webinar, mostraremos como os complementos adaptáveis permitem estender o Xpedition Standard a pedido: análise de integridade de sinal pré e pós-layout (powered by HyperLynx), design rígido-flexível e co-design avançado ECAD-MCAD.

Saiba como as estratégias de clock gating com relatórios baseados em módulo identificam oportunidades de otimização em cascata nas profundezas dos caminhos de entrada e fan-out e maximizam os watts economizados por hora de engenharia, permitindo um design de baixo consumo de energia.

Saiba como a linguagem PSS permite especificar a intenção de verificação e usar o Questa One para criar testes aleatórios para si; e estes podem ser “realizados” para serem executados em várias plataformas, ferramentas e estágios de verificação.

Explore a arquitetura e a microarquitetura SoftMax para equilibrar desempenho, área, recursos para inferência de borda. Descubra fluxos de trabalho de design FPGA ágeis para acompanhar a evolução dos algoritmos.

Descubra como o Questa One Sim acelera a simulação com a tecnologia ParallelSIM, PSS integrado, solucionador de restrições VHDL, exclusões automatizadas de cobertura de código e muito mais para RTL, simulações de nível de porta e cobertura.

Este webinar apresentará o protocolo UALink, com foco na sua arquitetura e nas principais funcionalidades que permitem sistemas de IA escaláveis; em seguida, mergulhe nas capacidades essenciais do Siemens Avery UALink Verification IP.

Este webinar apresentará o protocolo UALink, com foco na sua arquitetura e nas principais funcionalidades que permitem sistemas de IA escaláveis; em seguida, mergulhe nas capacidades essenciais do Siemens Avery UALink Verification IP.

Descubra a Síntese de Alto Nível e os seus benefícios na produção rápida e precisa de aceleradores de hardware. Cobriremos o design passo a passo e a verificação do algoritmo Wake Word usando o HLS.

Fluxos de trabalho em silos criam gargalos que retardam os ciclos de design e comprometem a qualidade. Este webinar apresenta uma nova abordagem para ambientes de verificação sinérgica usando o ecosystem integrado do Questa™ Developer/iVE.

Descubra como a Aprisa AI e o sistema Siemens EDA AI aumentam a produtividade RTL para GDS em 10x, a eficiência do tempo de computação em 3x e o PPA em 10%, com ML e RL, IA generativa e agente para aprendizagem acelerada e automação do fluxo de trabalho EDA.

Este webinar mostra como o Questa One Property Assist transforma os prompts do utilizador em prompts de LLM otimizados, recupera as soluções fornecidas pelo LLM e apresenta as melhores propriedades SVA geradas para o utilizador.

Este webinar apresenta o Questa One Sim CX, uma solução inovadora de simulação orientada por cobertura que revoluciona a verificação UVM automatizando a inferência de cobertura e estímulo, enviesando a geração para áreas descobertas.

Saiba como a solução Questa One DFT Verification, combinada com as Tessent Silicon Lifecycle Solutions, proporciona uma evolução na experiência do utilizador e no desempenho para enfrentar estes desafios de verificação emergentes.

Saiba como o Questa One Sim FX otimiza campanhas de falhas com capacidades de otimização de lista de falhas e classificação de teste, e integração perfeita com ambientes testbench existentes e capacidades abrangentes de análise de falhas.

Descubra como o Questa Verification IQ Testplan Author integra-se às ferramentas de Gestão do Ciclo de Vida de Aplicações (Siemens Polarion e Jama) para fornecer uma solução colaborativa de rastreabilidade que transforma o seu fluxo de trabalho de verificação

Esta sessão introduziu uma solução transformadora de plataformas conectadas com abordagens orientadas a dados e integração de IA para enfrentar os desafios enfrentados pelas interdependências, limitações e eficiência da força de trabalho e garantia de qualidade.

Neste webinar, exploraremos como a classificação de falhas funcionais aumenta a cobertura de defeitos. Aprenda as vantagens de integrar a classificação de falhas funcional em processos DFT, abordando especificamente falhas não testáveis por testes de varredura.

Esta sessão abrangeu o Avery Verification IP for Ethernet 1.6T, Infiniband, UALink e UEC; fornecendo cobertura abrangente de protocolo, escalabilidade e depuração avançada para verificar designs complexos para conectividade de próxima geração.

Este webinar irá aprofundar o papel crítico da verificação de segurança de hardware, descrevendo porque é essencial para proteger os designs modernos de FPGA desde RTL até ao fluxo de bits FPGA. Destaque: Bitwise by Red Balloon Security

Neste webinar, exploraremos o poder da depuração do código e da cobertura funcional enquanto a simulação RTL ainda está em execução e como a análise de cobertura interativa pode levar a um design significativamente mais rápido e à preparação do testbench.

Esta sessão mostrará como acelerar a análise da causa raiz e reduzir a recuperação de depuração com o Questa Verification IQ Regression Navigator - uma solução de verificação baseada em dados baseada em navegador colaborativa de próxima geração.

Esta sessão irá aprofundar as funcionalidades avançadas do IP de verificação PCIe Gen 7 da Avery, incluindo criação dinâmica de testbench, geração de tráfego sofisticada, injeção de erros e verificações de conformidade de protocolo

Este webinar incidirá sobre a utilização do SafetyScope ao longo do ciclo de concepção de segurança: fase arquitectónica, fase RTL e fase pós-síntese. Demonstrações: Métricas FIT e ISO 26262, e se a análise chegar ao ASIL B, listas de falhas otimizadas.

Depurar bancadas de teste pode ser um desafio, por isso este webinar mostrará capacidades para simplificar e acelerar o processo, tais como escalonamento básico de linha, monitorização dinâmica de variáveis, depuração de restrições e visualização de topologia UVM

Este webinar irá equipá-lo com métodos abrangentes de conformidade de segurança e proteção para lidar com os requisitos atuais e emergentes para projetos FPGA usando a Verificação de Equivalência FPGA do RTL para o Bitstream.

Esta sessão explorará as poderosas funcionalidades de Regressão Inteligente no Questa Verification IQ Regression Navigator da Siemens EDA - uma solução de verificação baseada em dados de IA/ML de próxima geração, baseada em browser e baseada em browser.

Este webinar mostrará as limitações da verificação do modelo de referência FPU C++ existente versus um fluxo alternativo usando a verificação formal de propriedade para verificar eficazmente os projetos de FPU; garantindo a sua precisão e fiabilidade.