Projeto conjunto de FPGA/PCB

Integração de fluxo

A otimização de E/S está totalmente integrada ao fluxo de design do Xpedition Enterprise, acessível em qualquer estágio do projeto usando uma guia no ambiente de design esquemático do Xpedition. Os bancos de dados esquemáticos, de layout de PCB e FPGA são mantidos em sincronia por meio do assistente de sincronização. Isso permite que os usuários controlem melhor o fluxo de dados de design do projeto. Além disso, os usuários esquemáticos podem decidir quando os dados do FPGA (novos ou atualizados) devem ser transferidos para o design do PCB. Antes de iniciar o posicionamento ou o roteamento na placa de circuito impresso, o otimizador de E/S permite o planejamento do piso usando os dados do projeto Xpedition na janela da planta baixa para uma melhor atribuição inicial. Em seguida, os resultados podem ser exportados para o ambiente de layout do Xpedition. As peças do FPGA são gerenciadas no nível do projeto ou da biblioteca corporativa.

Agrupamento de sinais

Grupos de sinais podem ser facilmente criados para gerenciar a complexidade do sinal de FPGAs de alta contagem de pinos e acelerar o processo de atribuição de pinos. Cada grupo pode definir as interfaces de funções de hardware específicas a serem implementadas posteriormente no FPGA. Esses grupos podem ser tratados como entidades HDL separadas dentro da ferramenta. Os grupos de sinais podem ser criados manualmente por meio da GUI ou extraídos de um arquivo HDL (Verilog ou VHDL).

Particionamento por pinos

Ao agrupar pinos nos bancos de E/S do FPGA, o otimizador oferece mais flexibilidade na atribuição de pinos. As vantagens do particionamento de pinos incluem melhor planejamento de conexão de PCB, geração de símbolos personalizados e minimização das regras de troca de pinos dentro do grupo, levando a um melhor controle da otimização dos pinos e melhor desvendamento da rede. Além disso, os grupos de sinais podem ser atribuídos a uma partição como uma única entidade, eliminando a necessidade de dividir grupos de sinais entre bancos de E/S. A GUI torna o gerenciamento de partições de pinos dentro da ferramenta intuitivo e simples.

Atribuições de sinais e pinos

Atribuir manualmente centenas de sinais HDL aos pinos FPGA, sem deixar de cumprir rigorosamente as regras dos fornecedores de FPGA, é um desafio para todos. Para combater isso, o otimizador de E/S fornece aos usuários uma GUI intuitiva e repleta de funções úteis. Eles variam de atribuição automática, supervisão de padrões de sinal, atribuição por simples arrastar e soltar, suporte para operações em conjuntos de objetos e filtragem dinâmica. Isso torna a atribuição de pinos de sinal uma operação simples. Cada alteração feita na atribuição de pinos é gerenciada em todo o fluxo de placa do FPGA e é mantida consistente, pois o otimizador está entre os fluxos do FPGA e do PCB, comunicando todas as alterações feitas em ambos os lados.

Geração automatizada de peças e símbolos

A própria natureza dos dispositivos FPGA requer uma abordagem diferente para o processo de geração de símbolos. A lógica do FPGA pode mudar várias vezes durante o projeto e os símbolos devem ser mantidos consistentes com essas mudanças. Os usuários têm um conjunto de recursos poderosos que tornam a criação de símbolos fácil, rápida e livre de erros, ao mesmo tempo em que permitem o controle total do processo de criação de símbolos. Em comparação com a criação manual de símbolos, o tempo é reduzido de horas ou dias para minutos.

Planejamento de piso

Uma fase importante do fluxo de projeto de PCB é a colocação e orientação dos componentes no próprio layout da placa. O planejamento do piso pode ser feito antes e durante o processo de layout do PCB. Os designers têm a clara vantagem de poderem fazer alterações na atribuição de pinos do FPGA desde os estágios iniciais do projeto.

Desvendando a linha de rede

• As atribuições de pinos de sinal podem ser otimizadas automaticamente, respeitando as regras e restrições específicas do pino. Isso permite o desvendamento altamente eficiente da linha de rede, resultando em:
• Número reduzido de camadas
• Minimização dos problemas de integridade do sinal
• Orçamentos de cronometragem aumentados
• Minimização do comprimento do traço no PCB
• Tempo de rota muito mais rápido do FPGA in situ na placa.

O otimizador de E/S garante uma troca de pinos sem erros durante o processo de atribuição de sinal. A revelação pode ser feita nos dados de layout do Xpedition ou muito antes, durante o planejamento do piso. Além disso, ele é totalmente suportado entre pinos, pinos de escape, fim de rastreamento e alvos de rota.

FPGA de várias instâncias

Na maioria dos casos, o mesmo dispositivo FPGA terá diferentes funções lógicas compartilhadas entre projetos ou até mesmo compartilhadas em um único projeto. O otimizador de E/S oferece suporte total a essas situações e isso é feito automaticamente durante o desenvolvimento do projeto. Os FPGAs representados por diferentes símbolos funcionais no relatório BOM são listados junto com os códigos do fornecedor.

Otimização multi-FPGA

A otimização bem-sucedida das conexões entre dois ou mais dispositivos FPGA é quase impossível de ser realizada sem essa tecnologia de ponta. O algoritmo de otimização avalia todas as combinações de conexão possíveis para chegar à interconexão ideal, minimizando os cruzamentos de rede decorrentes da atribuição inicial, permitindo maiores taxas de conclusão de rota. O otimizador de E/S FPGA inclui otimização multiFPGA como padrão.