O HyperLynx Schematic Analysis elimina a necessidade de revisões esquemáticas manuais e aumenta a eficiência geral do fluxo de trabalho ao fornecer análises esquemáticas automatizadas em paralelo com a captura do projeto. Ao adotar um fluxo de projeto “certo na primeira vez”, o HyperLynx Schematic Analysis reduz os custos de desenvolvimento, teste e garantia, eliminando de 50 a 70% das respostas de projeto causadas por erros esquemáticos e práticas de design inadequadas.
O HyperLynx Schematic Analysis permite a inspeção completa de todas as redes em um esquema usando uma extensa biblioteca de componentes de modelo inteligente. A análise esquemática economiza às equipes de projeto centenas de horas de tempo de inspeção visual e depuração em laboratório ao analisar cada rede dentro de um esquema. Essa análise é executada rapidamente antes de seu marco de congelamento esquemático, de forma que o layout possa começar com a maior confiança no sucesso na primeira passagem.
O HyperLynx Schematic Analysis não depende de uma biblioteca de símbolos como um verificador esquemático nativo; em vez disso, ele pega o número de peça do fabricante de cada componente diretamente da sua Lista de Materiais e faz referência a uma biblioteca construída a partir de folhas de dados do fornecedor para encontrar problemas como falhas na redução do capacitor; símbolos incorretos; falta de flexões; etc. A Análise Esquemática identifica esses problemas sem a necessidade de um esforço manual demorado. A saída final é uma representação gráfica compacta de situações críticas, de defeitos e de aviso, das quais você pode cruzar a sonda diretamente para o esquema para resolvê-la em tempo real.
A análise esquemática é realizada em paralelo com a captura do projeto, com os erros destacados diretamente no esquema. Também pode ser executado em projetos eletrônicos após serem lançados no mercado para melhorar a qualidade do design eletrônico, aumentar o rendimento e diminuir o retorno do produto.
Verificações de regras-chave
- Verificação completa da rede estendida (por meio de resistores em série, interruptores, acoplamento CA)
- Verificação completa da interface multiplaca e backplane
- Verificações de compatibilidade de E/S para limites máximos, mínimos e lógicos
- Erros de endereço e barramento de dados (MSB para LSB, fonte de barramento etc.)
- Verifica os requisitos passivos externos
- Identificação obrigatória de pinos não conectados
- Verificação da conexão de potência/plano de terra
- Verificações de conectividade diferencial
- Validação da conectividade de rede de E/S (falta de driver/receptor)
- Testes de compatibilidade de funções de pinos (redefinições, troca de I2C, etc.)
- Incompatibilidade de símbolos (com a folha de dados)
- Reduzindo capacitores, resistores e diodos
... E muitos mais
