HyperLynx Design Rule Check

As análises manuais de design são, na melhor das hipóteses, ineficientes. Enviamos os projetos para análise por pessoas que estão trabalhando simultaneamente em vários outros projetos, agendamos uma data para uma reunião e esperamos que as pessoas compareçam com feedback útil depois de fazerem uma análise cuidadosa. Mas, sinceramente, com que frequência isso realmente acontece? Analisar visualmente os layouts é entediante e propenso a erros, e a vida está cheia de pressões mais imediatas. O HyperLynx DRC substitui esses processos manuais por verificações de regras elétricas automatizadas rápidas e completas que são executadas em tempo real, para que você não precise esperar dias ou semanas pelo feedback. Ele verifica os projetos de forma precisa e quantitativa, fornecendo feedback preciso sobre qual era o requisito do projeto, onde o layout está violando e por quanto tempo. A DRC produz uma lista detalhada de possíveis problemas de design, cada um dos quais pode ser selecionado para ampliar a visualização do layout até o local em questão e destacar o problema.

O DRC vem com mais de 90 regras parametrizáveis baseadas em domínio que verificam possíveis problemas analógicos, EMI, layout de embalagem, integridade de energia, integridade do sinal e problemas de segurança elétrica baseados em conformidade. Muitas das regras são multifuncionais, de modo que uma coleção ainda maior de problemas de design podem ser identificados. Configurar a análise para um projeto específico envolve simplesmente identificar os sinais ou áreas a serem verificadas, juntamente com as regras a serem aplicadas.

Depois que um problema em potencial for identificado, analisado e descoberto que exige uma alteração no layout, essa alteração precisa ser comunicada a outras pessoas de forma rápida e concisa. O HyperLynx DRC cria ShareLists que acionam automaticamente as ferramentas de PCB para exibir as áreas em questão, panoramizando e ampliando a tela. Isso permite que os problemas sejam comunicados com clareza e acelera o processo de alteração do layout para resolver uma lista de problemas.

Além da biblioteca de regras integrada do DRC, os usuários podem desenvolver suas próprias regras de verificação personalizadas em Python, aproveitando um conjunto integrado de objetos de design e funções de automação. O mecanismo de análise estrutural 3D rápido e abrangente da DRC permite que você crie regras para verificar requisitos de projeto complexos e proprietários e denunciar violações usando os mesmos mecanismos de fluxo de análise, relatórios e sondagem cruzada das regras fornecidas pela DRC. O DRC também é automatizável externamente, portanto, depois de ter as regras e os parâmetros que deseja usar, você pode fazer com que o DRC realize a verificação em lote dos projetos, reduzindo ainda mais o tempo de revisão do projeto e melhorando a eficiência.

A verificação pós-layout é uma corrida contra o tempo: no minuto em que um layout é “concluído”, há pressão para liberar o design para a fabricação do protótipo, mesmo antes que a verificação do design pós-layout seja concluída. A modelagem e a simulação tradicionais e abrangentes após o layout exigem muito tempo e experiência, além de serem caras.

O HyperLynx DRC é o primeiro estágio da metodologia exclusiva de “verificação progressiva” da Siemens, que permite que os projetistas encontrem tantos problemas potenciais com um projeto o mais rápido possível, com o mínimo de tempo e esforço possível. A RDC pode encontrar problemas em minutos que podem levar dias para serem encontrados com a simulação, se é que eles são encontrados. Não adianta investir tempo, esforço e dinheiro executando simulações complexas quando existem problemas simples com o design que podem ser encontrados rapidamente. Executar uma revisão de design com o DRC primeiro permite que os usuários encontrem e resolvam esses problemas antes de passarem para processos de verificação mais complexos.