Melhore a testabilidade do projeto, reduza a contagem de padrões e minimize as interrupções nos fluxos de projeto RTL2GDSII com recursos avançados de DFT no Tessent RTL Pro. Edite e escreva RTL enquanto mantém a aparência do que foi lido para facilitar a comparação das mudanças entre os designs inseridos antes e depois do DFT.
Aproveite os recursos de edição RTL da Tessent com o RTL Pro, que permite que os designers utilizem ferramentas de ponta para continuar pressionando a tecla shift-left, permitindo que os pontos de teste VersaPoint e LBIST-OST sejam inseridos no RTL do design.
Continue usando ferramentas de síntese e verificação de terceiros para otimizar a lógica DFT adicionada durante a síntese, deixando que apenas a inserção de digitalização seja executada no nível da porta. A lógica inserida é RTL; o design de saída permanece RTL.
Insira a tecnologia x-bounding e a tecnologia de ponto de teste VersaPoint no RTL de design para melhorar a cobertura e reduzir a contagem de padrões.
Use o mesmo RTL para síntese e verificação para melhorar o desempenho e reduzir o tempo de projeto. Escrever RTL inserido no teste permite que as ferramentas de síntese otimizem a lógica DFT. As ferramentas de verificação funcionam mais rápido quando usadas com RTL.
Automatize a análise e a inserção de pontos de teste, células de invólucro e lógica de delimitação x mais cedo no fluxo de projeto, no nível RTL. O Tessent RTL Pro lida com construções complexas de Verilog e SystemVerilog e mantém a aparência do design RTL original. A saída RTL resultante simplifica o fluxo de ferramentas posteriores, permitindo que a síntese considere a lógica de teste adicionada ao projeto.
O Tessent RTL Pro se baseia nas ferramentas de DFT líderes de mercado da Tessent, fornecendo uma funcionalidade exclusiva que ajuda os clientes a reduzir o tempo de entrega do projeto e acelerar o tempo de colocação no mercado. Saiba mais sobre como fazer isso neste white paper.
Aplicações essenciais em mercados como transporte e dispositivos médicos exigem maior qualidade geral de teste de fabricação, mas isso geralmente significa mais padrões de teste, volume de dados e tempos de teste mais longos.
Ser competitivo no mercado atual de semicondutores significa adotar soluções integradas, escaláveis e flexíveis para reduzir o tempo de implementação do DFT, os custos de teste e o tempo de colocação no mercado.
A implementação das tarefas de DFT mais desafiadoras é simplificada pela automação comprovada e amplamente adotada disponível nos produtos Tessent. Este whitepaper descreve os componentes básicos de uma metodologia hierárquica de DFT baseada em RTL.
