Tessent DefectSim é um simulador de defeitos em nível de transistor para circuitos analógicos, de sinal misto (AMS) e digitais sem varredura. Ele mede a cobertura e a tolerância a defeitos e é perfeito para ICs de alto volume e alta confiabilidade.
Melhore a segurança, a qualidade do teste e o tempo do AMS. Tessent DefectSim substitui a avaliação manual da cobertura de teste em circuitos AMS, gerando dados objetivos para orientar as melhorias necessárias para atender aos padrões de qualidade e segurança funcional e às metas de cobertura de teste.
Baseado nas técnicas de injeção de defeitos em nível de transistor usadas no TestKompress Cell-Aware ATPG para circuitos digitais digitalizáveis, o DefectSIM é adequado para blocos de circuitos industriais contendo centenas ou milhares de transistores.
Gere um resumo executivo listando a cobertura de defeitos ponderada pela probabilidade, o intervalo de confiança e uma matriz listando cada defeito e se ele foi detectado por um limite de teste com falha ou por uma saída digital.
Reduza drasticamente o tempo total de simulação em comparação com a simulação de testes de produção e netlists de layout de extração plana no SPICE clássico em CPUs paralelas.
Nós avaliamos Tessent DefectSim em vários ICs automotivos e concluiu que é uma solução altamente automatizada e flexível que orienta melhorias nas técnicas de teste e design para teste e nos permite melhorar de forma mensurável a cobertura de defeitos de testes analógicos.
Mergulhe no papel da simulação analógica de falhas na segurança funcional automotiva e explore os desafios, aplicações, benefícios e impacto da simulação analógica de falhas no design de chips e na conformidade com os padrões de segurança.
