Este Visualizer Debug Environment

Neste webinar, você aprenderá como a depuração de forma de onda, a depuração de fonte e conectividade para Verilog e VHDL são totalmente integradas à depuração de classes e UVM, com visualização de transações, suportando ambientes SystemVerilog, SystemC, C++ e C.

Neste webinar, você aprenderá como enfrentar desafios complexos do UVM testbench no Post (classe em forma de onda, visualização esquemática), no modo LiveSim (pontos de interrupção) e como encontrar a causa raiz mais rapidamente com o rastreamento automatizado de causalidade temporal.

Neste webinar, você aprenderá que, quando a depuração de software e hardware é integrada, os eventos podem ser rastreados de software para hardware e de volta ao SoC, economizando tempo e aprimorando suas técnicas de depuração de software incorporado.

Neste webinar, você aprenderá que pode analisar e depurar problemas de cobertura com a ajuda dos dados de design e forma de onda disponíveis, encontrando itens descobertos usando código e cobertura funcional e corrigindo-os com o modo de depuração de cobertura.

Neste webinar, vamos nos concentrar na depuração de simulação ao vivo (interativa), abordando técnicas como: definir pontos de interrupção e percorrer o código-fonte, usando a pilha de chamadas para entender o processo de execução atual.

.

Neste webinar, você conhecerá o Visualizer Debug Environment para VHDL e UVM enquanto aprende: depuração de forma de onda e código-fonte, rastreamento de driver e x-tracing, depuração pós-simulação ao vivo e depuração de UVM.

.

Neste webinar, você conhecerá o Visualizer Debug Environment para Verilog e UVM, enquanto aprende: depuração de forma de onda e código-fonte, rastreamento de driver e x-tracing, depuração pós-simulação ao vivo e depuração de UVM.

.

Neste webinar, você aprenderá que o Visualizer fornece visibilidade UVM em todas as janelas, incluindo a janela de onda, a janela de código-fonte e a janela de observação. Os pontos de interrupção podem ser

definido, incluindo condicional e baseado em instância.

Neste webinar, você aprenderá como criar/atualizar o código UVM para que a gravação da transação seja utilizável, a janela Debug da transação na janela Wave — colorindo, pesquisando etc. e um exemplo com o código de exemplo UVMF.

Neste webinar, responderemos às nove principais perguntas sobre a depuração de baixo consumo de energia em seu projeto, incluindo: por que a depuração com baixo consumo de energia é tão complicada, o isolamento e a retenção estão funcionando corretamente e como você verifica a intenção de energia.

Neste webinar, você aprenderá a navegar em ambientes UVM complexos, a se orientar rapidamente no código e, ao mesmo tempo, resolver os 10 principais problemas comuns de UVM com o config_db, a fábrica e a execução da sequência.

Neste webinar, compartilhamos uma visão crítica dos desafios passados, presentes e futuros da depuração, explorando situações do mundo real (com anos de experiência) em design e verificação de SoC, descrevendo técnicas de ponta.

Neste webinar, você aprenderá como a depuração moderna resolve desafios comuns, incluindo: metodologia de depuração produtiva, busca de drivers em simulação, depuração de UVM, design de gerenciamento de energia e depuração de uma longa execução de emulação.

Neste webinar, você aprenderá como usar as melhores metodologias de verificação da velha e da nova escola do mundo (UVM, randomização, modelos de referência dourada) para encontrar problemas com mais rapidez e responder melhor “já terminei”.

Neste webinar, você aprenderá as estruturas de dados do testbench usando “navegue por isso” (filas, identificadores de objetos, matrizes associativas podem ser exploradas) e checkpoint & restore para evitar a execução de fases de reinicialização para encontrar bugs.