Skip to main content
Esta página é exibida usando tradução automática. Prefere ver em inglês?

Visão geral

Verificador de design de catapulta

Catapult traz análises formais e de fiapos para validar seus projetos C++/SystemC quanto à exatidão antes da síntese. Evite problemas de design associados a leituras de memória não inicializadas, acessos a matrizes fora do limite, instruções de switch incompletas e problemas de QoR que podem ocorrer ao codificar para HLS.


A verificação em C++ reduz os custos em até 80%

promoção do catapult design checker
CARACTERÍSTICAS-CHAVE

Lint formal e estático para C ++/SystemC

O

Catapult Design Checker fornece vários modos de verificação que eliminam a necessidade de depuração de problemas baseada em simulação em seu projeto. Problemas de codificação, problemas de QoR e possíveis incompatibilidades e ambigüidades de C ++/SystemC a RTL são detectados rapidamente, fornecendo feedback exato sobre a origem e a causa.

ENCONTRE PROBLEMAS DE QOR

Static Lint para QoR

Encontrar problemas comuns na codificação antes da síntese é fácil com o Catapult Design Checker.

fiapo estático para fluxo de QoR: Encontrar problemas comuns na codificação antes da síntese é fácil com o Catapult Design Checker.
Modo de verificação personalizado

Concentre-se em problemas específicos

O

Catapult Design Checker permite que o usuário personalize e priorize as verificações para se concentrar em problemas urgentes e, ao mesmo tempo, reduzir o ruído de problemas já conhecidos.

Diagrama de fluxograma mostrando as etapas do processo de verificação personalizado com setas conectando várias formas e elementos de texto.

Pronto para conversar sobre o Design Checker?

Qualquer dúvida que você possa ter, nós teremos as respostas!

subject=Catapult%20Design%20Checker%20Inquiry%20> Envie-nos um e-mail

Treinamento sob demanda Catapult

A biblioteca de treinamento sob demanda Catapult High-Level Synthesis (HLS) contém um conjunto de caminhos de aprendizado com módulos para apresentar aos engenheiros o HLS e a verificação de alto nível.

Grupo de síntese e verificação de alto nível

Um grupo para discutir os pontos mais delicados do projeto e da verificação usando as ferramentas Siemens EDA HLS e HLV. Participe da discussão sobre novos tópicos, recursos, conteúdo e especialistas técnicos.

Libras HLS

Um conjunto gratuito e aberto de bibliotecas implementado em C ++ padrão para design de hardware e software com precisão de bits. É uma comunidade aberta para troca de conhecimento e IP para HLS que pode ser usada para acelerar a pesquisa e o design.

Um ícone com uma gota de água azul e o contorno branco de um livro.

Blog de design e verificação do HLS

Blog que aborda metodologias e técnicas de projeto e verificação de síntese de alto nível (HLS) de última geração.

Fone de ouvido

Suporte de catapulta

Acesse documentação detalhada, lançamentos, recursos e muito mais.

Consultoria EDA

Ajudando você a alcançar o máximo impacto nos negócios, abordando desafios complexos de tecnologia e negócios com uma combinação única de experiência em desenvolvimento e design e expertise em metodologia.