High-Level Verification Solutions

Fornecendo produtos e metodologias líderes da categoria para design de alto nível, a Siemens oferece soluções em vários pontos do processo de design. Verificação de projeto, cobertura funcional e de código e verificação formal para verificação de equivalência em C++ e SystemC.

Próximos eventos de HLS e HLV Biblioteca de recursos HLS e HLV

Catapulta High-Level Verification Solutions

Acelere seu fluxo de verificação de alto nível (HLV) com métodos conhecidos e confiáveis usando a plataforma Catapult HLV. Reduza o tempo e os custos gerais da verificação de SoC em até 80%, aproveitando a verificação de design de alto nível, a cobertura de código/funcional e os métodos estáticos e formais.

Catapult Coverage

Cobertura de código compatível com HLS, incluindo suporte para declaração, ramificação, condição, expressão (FEC) e cobertura de acesso a matrizes, além de cobertura funcional inspirada no SystemVerilog com suporte para grupos de cobertura, pontos de cobertura, compartimentos e cruzamentos.

Catapult Formal Verification Tools

Encontre formalmente erros, ambigüidades e problemas de design de problemas ou erros de restrição de usuário no início do processo de HLS. Mesmo com diferenças de tempo e interfaces, o Catapult Formal permite a verificação e um fluxo de fechamento de cobertura.

SLEC System

Verifique a exatidão do RTL em relação aos seus modelos de alto nível usando o SLEC. Comprovando que a especificação e a implementação são idênticas, apesar das diferenças de linguagem, tempo ou abstração.

Verificação de alto nível

Questa HL-SystemC

verificação de design de alto nível com a expansão Questa HL-SYC ajuda a eliminar problemas antes da síntese, iniciando a verificação mais cedo no fluxo.