Otimizar
Co-otimização para potência, desempenho, área, custo e confiabilidade em silício, embalagem, intermediário e PCB

Uma solução integrada de embalagem de IC que abrange tudo, desde o planejamento e prototipagem até a aprovação de várias tecnologias de integração, como FCBGA, FOWLP, 2.5/3DIC e outras. Nossas soluções de embalagem 3D IC ajudam você a superar as limitações da escala monolítica.
A indústria de semicondutores fez grandes avanços na tecnologia ASIC nos últimos 40 anos, levando a um melhor desempenho. Mas, à medida que a lei de Moore se aproxima de seus limites, escalar dispositivos está se tornando mais difícil. A redução de dispositivos agora leva mais tempo, custa mais e apresenta desafios em tecnologia, design, análise e fabricação. Assim, entra em 3D IC.
O IC 3D é um novo paradigma de design impulsionado pelos retornos decrescentes do dimensionamento da tecnologia IC, também conhecida como Lei de Moore.
As alternativas incluem a divisão de um sistema em chip (SOC) em subfunções ou componentes menores, conhecidos como “chiplets” ou “IP rígido”, e o uso de várias matrizes para superar as limitações impostas pelo tamanho de um retículo.
Alcançado aproximando os componentes de memória das unidades de processamento, reduzindo a distância e a latência no acesso aos dados. Os componentes também podem ser empilhados verticalmente, permitindo distâncias físicas mais curtas entre eles.
Há várias vantagens na integração heterogênea, incluindo a capacidade de combinar diferentes nós de processo e tecnologia, bem como a capacidade de aproveitar plataformas de montagem 2.5D/3D.
Nossas soluções de projeto de IC 3D suportam planejamento/análise arquitetônica, planejamento/verificação de projeto físico, análise elétrica e de confiabilidade e suporte de teste/diagnóstico por meio da entrega da fabricação.

Um sistema completo para planejamento de sistemas heterogêneos, oferecendo criação lógica flexível para conectividade perfeita desde o planejamento até o LVS final do sistema. A funcionalidade de planejamento de piso suporta o dimensionamento de projetos heterogêneos complexos.

Obtenha tempos de ciclo de projeto e caminho até a remoção da fita adesiva mais rápidos com roteabilidade de projeto e fechamento de PPA durante a otimização do posicionamento. A otimização hierárquica garante um fechamento de cronometragem de alto nível. As especificações de design otimizadas oferecem um melhor PPA, certificado para nós avançados do TSMC.

Uma única plataforma suporta design avançado de SIP, chiplet, intermediário de silício, substrato orgânico e de vidro, reduzindo o tempo de projeto com uma metodologia avançada de reutilização de IP. A verificação de conformidade no projeto para SI/PI e regras de processo elimina as iterações de análise e aprovação.

Essa solução verifica a lista de rede de montagem de pacotes em relação a uma lista de rede de referência “dourada” para garantir a correção funcional. Ele usa um fluxo de trabalho automatizado com verificação formal, verificando todas as interconexões entre dispositivos semicondutores em minutos, garantindo alta precisão e eficiência.


Apoie objetos mecânicos na planta baixa da embalagem, permitindo que qualquer componente seja tratado como mecânico. As células mecânicas são incluídas nas exportações de análise, com suporte bidirecional para xPD e NX por meio da biblioteca usando IDX, garantindo uma integração perfeita.


Solução térmica que abrange o transistor até o nível do sistema e se estende desde o planejamento inicial até a aprovação do sistema, para uma análise térmica detalhada no nível da matriz com condições precisas de embalagem e limite. Reduza os custos minimizando a necessidade de chips de teste e ajude a identificar problemas de confiabilidade do sistema.
.png?auto=format,compress&fit=crop&crop=faces,edges&w=640&h=360&q=60)
Biblioteca específica do ECAD e gerenciamento de dados de design. Garante a segurança e a rastreabilidade dos dados WIP, com seleção de componentes, distribuição de bibliotecas e reutilização de modelos. Integração perfeita de PLM para gerenciamento do ciclo de vida do produto, coordenação de fabricação, solicitações de novas peças e gerenciamento de ativos.

Lide com várias matrizes/chiplets por meio de testes em nível de matriz e em nível de pilha, suportando padrões IEEE como 1838, 1687 e 1149.1. Ele fornece acesso total à validação do teste de pastilha na embalagem e estende o DFT 2D para 2,5D/3D, usando a Tessent Streaming Scan Network para uma integração perfeita.

Elimine o tempo gasto desenvolvendo e mantendo modelos funcionais de barramento (BFMs) personalizados ou componentes de verificação. Avery Verification IP (VIP) permite que as equipes de sistema e sistema em chip (SoC) obtenham melhorias drásticas na produtividade de verificação.

A plataforma Solido Intelligent Custom IC, alimentada por tecnologia proprietária habilitada por IA, oferece soluções de verificação de circuitos de ponta projetadas para enfrentar os desafios de IC 3D, atender aos rigorosos requisitos de integridade térmica, de energia e de sinal e acelerar o desenvolvimento.

Garanta a confiabilidade da interconexão e a resiliência ESD com medições abrangentes de resistência ponto a ponto (P2P) e densidade de corrente (CD) em toda a matriz, intermediário e embalagem. Considere as diferenças entre os nós de processo e a metodologia ESD com uma interconexão robusta entre dispositivos de proteção.
Um chiplet é projetado com o entendimento de que será conectado a outros chiplets dentro de uma embalagem. Proximidade e menor distância de interconexão significam menor consumo de energia, mas também significam coordenar um maior número de variáveis, como eficiência energética, largura de banda, área, latência e tom.
Co-otimização para potência, desempenho, área, custo e confiabilidade em silício, embalagem, intermediário e PCB
Capacite os engenheiros de projeto com tecnologias acessíveis que reduzem a dependência de especialistas
Escalabilidade para gerenciar e comunicar dados heterogêneos entre equipes de toda a empresa e manter a continuidade digital
Elimine as iterações por meio de uma visão precoce do desempenho posterior e dos efeitos do processo por meio de verificação contínua
Entendendo a tecnologia 3D IC: Revelando o futuro dos circuitos integrados COMUNICADO DE
IMPRENSA: A Siemens automatiza o design para teste de IC 2.5D e 3D com a nova solução Tessent Multi die Liberte a produtividade do design de IC 3D
uma>Entre em contato com perguntas ou comentários. Estamos aqui para ajudar!