A Taiwan Semiconductor Manufacturing Company (TSMC) foi pioneira no modelo de negócios de fundição pura. Ao optar por não projetar, fabricar ou comercializar nenhum produto semicondutor com seu próprio nome, a chave para o sucesso da TSMC sempre foi focar no sucesso de seus clientes. Os semicondutores fabricados pela TSMC atendem a uma base global de clientes grande e diversificada, com uma ampla gama de aplicações usadas em uma variedade de mercados finais, incluindo smartphones, computação de alto desempenho, Internet das Coisas (IoT), eletrônicos automotivos e digitais de consumo.
TSMC
A TSMC EDA Alliance reduz as barreiras de design para a adoção das tecnologias de processo da TSMC pelos clientes. Como parceira da EDA Alliance, a Siemens EDA trabalha em estreita colaboração com as equipes de tecnologia de design da TSMC para atender às necessidades mútuas de design do cliente por meio da habilitação de novos recursos da ferramenta EDA que se alinham ao roteiro avançado de desenvolvimento de processos da TSMC, bem como da implementação da metodologia de design da TSMC em fluxos de referência. Por meio dessa colaboração, a TSMC e a Siemens EDA permitem que clientes mútuos atinjam melhor sua meta de PPA em um curto período de tempo.
Aliança TSMC EDA
Tabela de cobertura TSMC
Portfólio de ICs Siemens EDA | Verificação física | Padronização dupla/múltipla | Correspondência de padrões | LVS | Extração parasitária | POR CENTO | Integridade de energia e EM | Preencher¹ | Custom Design | Local e rota | Simulação de circuito |
14 Classe Angstrom (A14) | ✔ | ✔ | ✔ | ✔ | LIMPAR | ✔ | | ✔ | | | ✔ |
16 Classe Angstrom (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPAR | ✔ | | LIMPAR | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | LIMPAR | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13 um/0,11 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificado; WIP: trabalho em andamento (em janeiro de 2026)
[1]: O Calibre SmartFill é POR (Plan of Record) abaixo de 20nm e Dummy Fill acima de 20nm.
●: Os arquivos técnicos seriam fornecidos pela Siemens para os nós de processo ainda não certificados. Entre em contato com a equipe de produtos da Aprisa para suas solicitações.
Certificação de fluxo de trabalho de embalagem IC
Nossa colaboração contínua com a TSMC resultou com sucesso na certificação automatizada de fluxo de trabalho para sua tecnologia de integração Info, que faz parte da Tecido 3D plataforma. Para clientes mútuos, essa certificação permite o desenvolvimento de produtos finais inovadores e altamente diferenciados usando o melhor software EDA da categoria e as tecnologias avançadas de integração de embalagens líderes do setor.
Nossos fluxos de trabalho automatizados de design Info_OS e Info_POP são agora certificado pela TSMC. Esses fluxos de trabalho incluem Innovator3D IC, HyperLynx DRC, e Calibre nmDRC tecnologias.
Fanout integrado (InFO)
Conforme definido pela TSMC, o InFo é uma plataforma inovadora de tecnologia de integração de sistemas em nível de wafer, com RDL (camada de redistribuição) e TIV (por meio da Info Via) de alta densidade para interconexão e desempenho de alta densidade para várias aplicações, como dispositivos móveis, computação de alto desempenho, etc. A plataforma InFo oferece vários esquemas de pacotes em 2D e 3D que são otimizados para aplicações específicas.
O Info_OS aproveita a tecnologia InFo e apresenta largura/espaço de linha RDL de 2/2 µm de maior densidade para integrar vários chiplets lógicos avançados para aplicações de rede 5G. Ele permite inclinações híbridas em SoC com passo de E/S mínimo de 40 µm, passo de colisão C4 Cu mínimo de 130 µm e informações de tamanho de retículo > 2X em substratos de >65 x 65 mm.
O Info_POP, o primeiro pacote de ventilador 3D em nível de wafer do setor, apresenta RDL e TIV de alta densidade para integrar AP móvel com empilhamento de pacotes DRAM para aplicativos móveis. Comparado ao FC_POP, o Info_POP tem um perfil mais fino e melhores desempenhos elétricos e térmicos devido à ausência de substrato orgânico e à colisão de C4.
Chip em bolacha sobre substrato (CoWoS)
Integra lógica e memória em segmentação 3D, IA e HPC. O Innovator3D IC cria, otimiza e gerencia um modelo 3D de toda a montagem do dispositivo CoWoS.
Bolacha em bolacha (WoW)
O Innovator3D IC cria, otimiza e gerencia um modelo de gêmeo digital 3D que impulsiona o projeto e a verificação detalhados.
Sistema em chips integrados (SoIC)
O Innovator3D IC otimiza e gerencia um modelo duplo digital 3D que impulsiona o design e, em seguida, a verificação com as tecnologias Calibre.