Niestandardowa weryfikacja IC

Generatywna i agentyczna sztuczna inteligencja Solido przekształca niestandardowe przepływy pracy projektowania układów scalonych poprzez interakcje w języku naturalnym, zapewniając znaczny wzrost produktywności na platformie Solido Custom IC.

Zintegrowany zestaw symulatorów SPICE, Fast SPICE i symulatorów sygnałów mieszanych, zaprojektowanych, aby pomóc klientom znacznie przyspieszyć projektowanie i weryfikację krytycznych projektów analogowych, sygnałów mieszanych i niestandardowych układów scalonych nowej generacji.

Kompleksowe środowisko projektowe oparte na sztucznej inteligencji zapewniające ocenę nominalną i zmienną
weryfikacja niestandardowych obwodów IC umożliwiająca pełne pokrycie projektu w mniejszej liczbie symulacji o rząd wielkości, z dokładnością technik brutalnej siły.

Zapewnienie szybkich, dokładnych narzędzi do charakterystyki biblioteki powered by na uczeniu maszynowym.

Zapewnienie najszybszego i najbardziej wszechstronnego zintegrowanego rozwiązania sprawdzania poprawności IP w branży, zapewniającego kompletną, bezproblemową kontrolę jakości IP od projektu do taśmowania, we wszystkich widokach projektu i poprawkach IP.

Najszybsza na świecie platforma weryfikacji obwodów nanometrowych dla analogowych, RF, sygnałów mieszanych i niestandardowych obwodów cyfrowych.

Najszybsza w branży symulacja sygnału mieszanego dla złożonych projektów układów scalonych

Standardowa symulacja SPICE dla projektów HV, RF i krytycznych dla bezpieczeństwa

Technologia AI przyspiesza tworzenie plików Liberty dla brakujących kombinacji procesów, napięć i temperatur w bibliotekach własności intelektualnej, łącząc szybką produkcję z analizą jakości i weryfikacją czasu.

Solido Analytics sprawdza poprawność plików biblioteki pamięci we wczesnych zestawach do projektowania procesów, zarządzając wieloma wydaniami własności intelektualnej i wykrywając problemy. Wczesne wykrywanie błędów zmniejsza ryzyko integracji.

Siemens Defectsim zwiększa zasięg analogowy, zapewniając niezawodność i wydajność obwodów. To studium przypadku pokazuje wczesne wykrywanie i rozwiązywanie usterek, poprawiając jakość w zastosowaniach motoryzacyjnych i elektroniki użytkowej.

Solido Design Environment umożliwia solidne symulacje przycinania w celu precyzyjnej walidacji obwodów, oferując zaawansowane możliwości analizy i wizualizacji do przewidywania po krzemowym znaczeniu.

Solido Design Environment demonstruje możliwości analizy procesu pięciu sigma, napięcia, temperatury, produkcji i kukurydzy (PVTMC).

Przepływ weryfikacji IP EnVM łączy technologie Symphony Pro, Eldo Premier i Symphony Solido FastSpice dla technologii PCM/ESTM. Zautomatyzowany system zarządza danymi, testowaniem i debugowaniem, obsługując modele symulacyjne na poziomie mieszanym.

Lotus Microsystems wykorzystuje Solido Simulation Suite do optymalizacji konstrukcji konwertera mocy, wydajnej obsługi złożonych elementów pasożytniczych i dynamicznego zachowania przełączania przy jednoczesnym zachowaniu precyzji i skróceniu czasu symulacji.

Solido DE z PVTMC Verifier optymalizuje przycinanie bloków analogowych system-on-chip, szczególnie w przypadku własności intelektualnej pamięci nieulotnej, i osiąga 7x przyspieszenie symulacji w porównaniu z tradycyjnym Monte Carlo.

NXP kwalifikuje Solido Design Environment do projektowania układów scalonych samochodowych przy użyciu PVTMC i weryfikatorów o wysokiej sigmie. Przepływy statystyczne umożliwiają solidną analogową weryfikację IP w celu spełnienia wymagań dotyczących wydajności sześciosigmy w różnych zakątkach procesu.

Infineon korzysta z pakietu Solido Intellectual Property Validation Suite do weryfikacji spójności między widokami projektu (Verilog, Liberty, obiekt zdefiniowany programowo, format wymiany biblioteki, format wymiany projektów) w chipach samochodowych.

Zapewnienie jakości oparte na sztucznej inteligencji zapewnia spójność formatu i optymalizuje produkcję.lib. Pakiet Solido Validation and Characterization Suite zwiększa wydajność, redukuje iteracje i poprawia jakość.

Przy opracowywaniu bibliotek kompilatorów pamięci niezbędne są dokładne pomiary czasu, analiza mocy i weryfikacja, a do tego potrzebne są dokładnie scharakteryzowane wartości Liberty.

Do opracowywania PDK firma Samsung Foundry wykorzystała Solido LibSpice i symulacyjną sztuczną inteligencję do weryfikacji partii i analizy wydajności o wysokiej sigma, osiągając przyspieszenie 6,5 x 10 razy, co pozwala zaoszczędzić miesiące na weryfikacji komórek.

Porównujemy próbkowanie brutalną siłą i weryfikację opartą na sztucznej inteligencji. Solido PVTMC Verifier przecinał symulacje 4x, przyspieszył czas wprowadzania na rynek 12-krotnie i zidentyfikował rzadki odstający przedkrzem, pokazujący wydajność sztucznej inteligencji w projektowaniu półprzewodników.