Tessent DefectSim to symulator defektów na poziomie tranzystorów dla analogowych, mieszanych sygnałów (AMS) i nieskanowanych obwodów cyfrowych. Mierzy pokrycie wad i tolerancję defektów i jest idealny zarówno do układów scalonych o dużej objętości, jak i wysokiej niezawodności.
Popraw bezpieczeństwo AMS, jakość testów i czas. Tessent DefectSim zastępuje ręczną ocenę zasięgu testów w obwodach AMS, generując obiektywne dane ukierunkowane na ulepszenia potrzebne do spełnienia standardów jakości i bezpieczeństwa funkcjonalnego oraz celów dotyczących zakresu testów.
budowany w oparciu o techniki wtrysku defektów na poziomie tranzystorów stosowanych w TestKompress Cell-Aware ATPG dla skanowalnych obwodów cyfrowych, DectSim nadaje się do bloków obwodów przemysłowych zawierających setki lub tysiące tranzystorów.
Wygeneruj podsumowanie zawierające pokrycie defektów ważonych prawdopodobieństwem, przedział ufności oraz macierz zawierającą listę każdej wady i tego, czy została wykryta przez nieudany limit testowy lub wyjście cyfrowe.
Znacząco skrócić całkowity czas symulacji w porównaniu do symulacji testów produkcyjnych i płaskich listów sieci układów w klasycznych procesorach SPICE na równoległych procesorach.
Oceniliśmy Tessent DefectSim na kilku motoryzacyjnych układach scalonych i doszliśmy do wniosku, że jest to wysoce zautomatyzowane i elastyczne rozwiązanie, które kieruje ulepszeniami w technikach testowych i projektowania do testów oraz pozwala nam wymiernie poprawić zakres wad testów analogowych.
Zapoznaj się z rolą analogowej symulacji błędów bezpieczeństwa funkcjonalnego w motoryzacji i zbadaj wyzwania, zastosowania, korzyści i wpływ analogowej symulacji błędów na projektowanie układów scalonych i zgodność ze standardami bezpieczeństwa.
