Skip to main content
Ta strona jest wyświetlana przy użyciu automatycznego translatora. Czy chcesz wyświetlić ją w języku angielskim?

omówienie

Kontroler projektu katapult

Catapult zapewnia analizę kłaczkową i formalną, aby zweryfikować poprawność projektów C++/SystemC przed syntezą. Unikaj problemów projektowych związanych z niezainicjowanymi odczytami pamięci, dostępem poza tablicą powiązaną, niekompletnymi instrukcjami przełączania i problemami QoR, które mogą wystąpić podczas kodowania dla HLS.


Weryfikacja w C++ obniża koszty nawet o 80%

promocja sprawdzania projektu katapult
KLUCZOWE CECHY I FUNKCJE

Formalne i statyczne włókno dla C++/SystemC

Catapult Design Checker zapewnia wiele trybów sprawdzania, które eliminują potrzebę debugowania problemów w projekcie opartym na symulacji. Problemy z kodowaniem, problemy z QoR oraz potencjalne niedopasowania i niejasności C++/SystemC do RTL są szybko wychwytywane, dając dokładną informację zwrotną co do źródła i przyczyny.

ZNAJDŹ PROBLEMY Z QOR

Włókno statyczne do QoR

Znalezienie typowych problemów z kodowaniem przed syntezą jest łatwe dzięki Catapult Design Checker.

Statyczne włókno do przepływu QoR: Znalezienie typowych problemów z kodowaniem przed syntezą jest łatwe dzięki funkcji Catapult Design Checker.
Niestandardowy tryb sprawdzania

Skoncentruj się na konkretnych problemach

Catapult Design Checker umożliwia użytkownikowi dostosowywanie i ustalanie priorytetów kontroli, aby skupić się na naglących problemach, jednocześnie zmniejszając hałas spowodowany już znanymi problemami.

Schemat blokowy przedstawiający kroki niestandardowego procesu sprawdzania ze strzałkami łączącymi różne kształty i elementy tekstowe.

Gotowy na rozmowę na temat Design Checker?

Wszelkie pytania, które możesz mieć, będziemy mieli odpowiedzi!

subject=Catapult%20Design%20Checker%20Inquiry%20> Napisz do nas

Szkolenie katapultowe na żądanie

Biblioteka szkoleń na żądanie Catapult High-Level Synthesis (HLS) zawiera zestaw ścieżek uczenia się z modułami wprowadzającymi inżynierów do HLS i weryfikację na wysokim poziomie.

Grupa syntezy i weryfikacji wysokiego szczebla

Grupa do omówienia dokładniejszych punktów projektowania i weryfikacji przy użyciu narzędzi Siemens EDA HLS i HLV. Dołącz do dyskusji na nowe tematy, funkcje, treści i ekspertów technicznych.

HLSLibs

Wolny i otwarty zestaw bibliotek zaimplementowanych w standardowym C ++ do projektowania sprzętu i oprogramowania z dokładnością do bitów. Jest to otwarta społeczność do wymiany wiedzy i własności intelektualnej dla HLS, która może być wykorzystana do przyspieszenia zarówno badań, jak i projektowania.

Ikona z niebieską kroplą wody i białym zarysem książki.

Blog projektowy i weryfikacyjny HLS

Blog obejmujący metodologie i techniki projektowania i weryfikacji syntezy wysokiego poziomu (HLS) nowej generacji.

Zestaw słuchawkowy

Obsługa katapult

Uzyskaj dostęp do szczegółowej dokumentacji, wersji, zasobów i nie tylko.

Doradztwo EDA

Pomoc w osiągnięciu maksymalnego wpływu biznesowego poprzez stawianie czoła złożonym wyzwaniom technologicznym i przedsiębiorstwom dzięki unikalnej kombinacji doświadczenia w zakresie rozwoju i projektowania oraz wiedzy specjalistycznej w zakresie metodologii.