C++/SystemC Synthesis
Kompleksowy przepływ HLS przyjmujący C ++ lub SystemC jako dane wejściowe projektu i optymalnie ukierunkowany na implementacje ASIC, eFPGA lub FPGA dostosowane do technologii częstotliwości i docelowej.
Catapult oferuje najszersze portfolio rozwiązań do projektowania sprzętu dla C++ i opartej na systemach syntezy wysokiego poziomu (HLS). Fizycznie świadomy tryb Multi-VT firmy Catapult z szacowaniem i optymalizacją niskiej mocy oraz szereg wiodących rozwiązań do weryfikacji sprawiają, że Catapult HLS jest czymś więcej niż tylko „C do RTL”.
ciągu ostatnich kilku lat nastąpiła eksplozja w przyjęciu HLS do projektowania chipów, napędzana rosnącą złożonością projektowania i weryfikacji, a także czasem na presję rynkową. Catapult HLS umożliwia projektantom szybsze wprowadzanie swoich chipów na rynek, skracając ogólny przepływ projektowania i weryfikacji.
wiązania Catapult High-Level Synthesis zapewniają obsługę języków C++ i SystemC, niezależność FPGA i ASIC, oszacowanie i optymalizację mocy ASIC oraz najnowszą technologię fizycznie świadomego obszaru Multi-VT i optymalizację wydajności, aby ulepszyć Twoje projekty.
Przyspiesz przepływ weryfikacji wysokiego poziomu (HLV) za pomocą znanych i zaufanych metod za pomocą platformy Catapult HLV. Zmniejsz ogólny czas realizacji i koszty weryfikacji SoC nawet o 80%, wykorzystując sprawdzanie projektu na wysokim poziomie, zasięg kodu/funkcjonalny oraz metody statyczne i formalne.
Dowiedz się, w jaki sposób platforma Catapult High-Level Synthesis and Verification pozwala robić więcej i robić to lepiej. Dowiedz się o AI/ML, głębokim uczeniu się, wizji komputerowej, komunikacji, wideo i innych. Narzędzia Siemens na wysokim poziomie syntezy i weryfikacji (HLS i HLV) zapewniają przewagę konkurencyjną, jakiej potrzebujesz.
