Stimulusfri verifisering

En helautomatisk formell problemjaktapp som finner dypt skjulte problemer på grunn av vanlige RTL-kodingsfeil, Questa Inspect gjør det mulig å eliminere et bredt spekter av problemer uten en testbenk.

De Questa Check Connect app er en helautomatisert løsning for uttømmende verifisering av statisk og dynamisk tilkobling uten å kreve kunnskap om formelle språk eller eiendomsspesifikasjonsspråk.

Questa Increase Coverage er en automatisk formell løsning for å oppnå lukking av kodedekning raskere, som adresserer et uomtvistelig faktum av bekreftelse: en brøkdel av avdekket kode gjenstår alltid.

Questa Formal VIP AMBA & OnChip Libraries forbedrer kvaliteten og reduserer tidsplanene ved å bygge protokoll- og metodeekspertise i pakker med gjenbrukbare påstander som støtter populære bransjestandardgrensesnitt.

Questa Verify Property oppdager uttømmende eventuelle designfeil som kan oppstå, uten å trenge spesifikk stimulans for å oppdage problemet. Dette sikrer at det verifiserte designet er problemfritt i alle juridiske inngangsscenarier.

De Questa Check Register app automatiserer uttømmende verifisering av kontroll- og statusregisteratferd mot CSV- eller IP-XACT-registerspesifikasjonen.

De Questa Verify Secure app er en helautomatisert løsning for uttømmende verifisering av at bare banene du spesifiserer kan nå sikkerhets- eller sikkerhetskritiske lagringselementer.

Questa Equivalent RTL sammenligner automatisk spesifikasjon RTL og implementering RTL-kodeblokker ved hjelp av uttømmende formell analyse. Ingen kunnskap om formelle språk eller eiendomsspesifikasjonsspråk er nødvendig.

Questa Check X er en automatisert applikasjon som uttømmende utrydder 'X' -problemer på RTL-nivå uten testbenk.

Siemens Questa Equivalent FPGA løsningen sikrer at FPGA-implementeringsflyter, som syntese og sted-og-rute-optimaliseringer, ikke introduserer funksjonelle feil.

Questa GapFree optimaliserer kvaliteten på digitale design ved å bevise all funksjonalitet for alle innganger, noe som fører til enestående lave utslippshastigheter.

Designverifisering på høyt nivå med Questa HL-SYC-utvidelse bidrar til å eliminere problemer før syntese ved å starte verifisering tidligere i flyten.

Questa Verify Trust bruker automatisert analyse for å oppdage og rapportere sårbarhetsproblemer angående sikkerhet.

Sikrer at RISC-V-design overholder ISA og funksjonelle forutsetninger, og akselererer verifisering ved å eliminere behovet for oppretting av testbenker.

De Questa FPU applikasjonen minimerer verifiseringsarbeidsmengden betydelig, og sikrer nøyaktig justering av flytpunktsimplementeringer med ønskede resultater.

De Questa Analyze Fault applikasjonen er en løsning basert på Questa formell teknologi, som analyserer feil ved å injisere dem og formelt sjekke utfallet for maskinvaresikkerhet og sikkerhet.

Analyze Architecture er en banebrytende løsning som gir en bruker muligheten til å verifisere store maskinvaresystemer om de samsvarer med den angitte arkitekturen.

Questa Post Silicon Debug-appen utnytter formell analyse og eiendomssyntese for raskt å rote årsaken til problemer i logikken dypt inne i en SoC og bevise at rettelser ikke vil ødelegge noe annet.