Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?
Solid Siemens dypblå bakgrunnsfarge.
Gencellikon

Begrensningsbygger

Generer tidsbegrensninger fra RTL eller Netlist. Trekk ut, visualiser og analyser designklokkestruktur og forplantning for forskjellige moduser for ethvert lag av hierarki. Constraints Builder genererer alle typer begrensninger for hvilken som helst modus for ulike nedstrøms SOC-designprosesser.

Avanserte tidsbegrensningsfunksjoner med Excellicon

Oppkjøp gjør det mulig for SoC-designere å akselerere designlukking og forbedre begrensningskorrektheten med ledelsen.

Hvorfor Constraints Builder?

Begrensningsbygger er det formelle begrensningskompileringsverktøyet som automatisk genererer SDC for alle moduser og nivåer av hierarki, og forkorter tidslukningssyklusen. Begrensningsbygger kompilerer automatisk, formerer hierarkisk og administrerer signeringskvalitet for tidsbegrensninger som er korrekte etter konstruksjon for ulike applikasjoner.

Ofte stilte spørsmål

Prosessen med å generere begrensninger starter med oppdagelse, der verktøyet starter ved endepunkter, identifiserer klokker og moduser gjennom bakoverforplantning av designlag, slik at designere kan visualisere klokkestruktur og bestemme modusene i designet.