Clock Analyzer er et klokkelogisk visualiserings-, analyse- og verifiseringsverktøy. Brukt i pre-CTS-klokkeanalyse og post-CTS-klokketreverifisering, hjelper det designere å forstå klokkeforplantning og topologi og slå sammen punkter for å feilsøke klokketreproblemer, skjevgrupper og eventuelle moduskonflikter.
Clock Analyzer genererer et detaljert visuelt diagram over klokkearkitektur, klokkelogikk, klokketopologi og bølgeformer, noe som hjelper forståelsen av klokkeutbredelse over SOC og muligheten til å forenkle klokkediagrammet for enkel lesbarhet. Designere kan utforske klokkelogikken for å bestemme klokkeinteraksjonene, unntak av klokketre, skjevgrupper, moduskonflikter eller annen slik informasjon.
Clock Analyzer hjelper RTL- og implementeringsingeniører med klokkedesign for å minimere feilsøkingstiden for å forstå klokkenettverkstopologien. Implementeringsingeniører kan definere CTS-tidsbegrensninger for å eliminere CTS-iterasjoner.
Gir muligheter til å kontrollere CTS-implementeringen på tvers av strømdomener, balanseringsproblemer, DRC-er, unntak fra klokketre, moduskonflikter og validering av eventuelle SDC tilknyttet CTS.
Ved å analysere klokkenettverksgrenene er Clock Analyzer i stand til å bestemme og optimalisere skjevgruppering av uavhengige grener av klokkenettverket for å redusere areal, strøm samt overbelastning av klokkenettverket.