Skip to main content
Denne siden vises ved hjelp av automatisk oversettelse. Vis på engelsk i stedet?

Katapult C++/SystemC Synthesis

Catapult er den ledende HLS-løsningen for ASIC og FPGA. Ved å støtte C ++ og SystemC jobber designere på sitt foretrukne språk, og beveger seg opp i produktivitet og kvalitet. Med 80% mindre koding, og simuleringshastigheter opptil 1000 ganger raskere enn Verilog. HLS Design and Verification er fordelen du trenger.

VIKTIGE FUNKSJONER

Overlegen design, verifisering og implementering

Catapult lager kvalitets RTL for ASIC/FPGA fra C++/SystemC i halve tiden med håndkoding. Design Space Exploration, nedstrøms RTL-synteseintegrasjon, pluss effektestimater/optimalisering muliggjør bedre design. Designkontroll, kodedekning og formell reduserer RTL-verifiseringskostnadene med opptil 80%.

Innfødt tospråklig støtte for SystemC og C ++

C++ eller SystemC er et valg som gir teamene fleksibilitet til å bestemme hva som er den mest effektive metodikken for deres designoppgave. Enten det er den overlegne simulerings- og verifiseringshastigheten til sekvensiell C ++ med AC-datatypene (hlslibs.org), eller eksplisitt samtidighetsmodellering med SystemC og MatchLib (ved hjelp av AC-typene), Catapult dekker deg.

Product Image Catapult Fam C plus 2

Med Catapult Flow forsvinner RTL-feilsøking bokstavelig talt. C-modellen er validert i sitt miljø, og derfra opprettes RTL korrekt etter konstruksjon. Dette reduserer verifiseringsinnsatsen dramatisk.
Joseph Bonanno, Senioringeniør FoU, STMikroelektronikk

Catapult on-demand-opplæring

Opplæringsbiblioteket Catapult High-Level Synthesis (HLS) på forespørsel inneholder et sett læringsveier med moduler for å introdusere ingeniører for HLS og verifisering på høyt nivå.

Syntese- og verifiseringsgruppe på høyt nivå

En gruppe for å diskutere de finere punktene med design og verifisering ved hjelp av Siemens EDA HLS- og HLV-verktøy. Bli med i diskusjonen om nye emner, funksjoner, innhold og tekniske eksperter.

HLSLIBs

Et gratis og åpent sett med biblioteker implementert i standard C ++ for bit-nøyaktig maskinvare- og programvaredesign. Det er et åpent fellesskap for utveksling av kunnskap og IP for HLS som kan brukes til å akselerere både forskning og design.

Et ikon med en blå vanndråpe og en hvit kontur av en bok.

HLS-design- og verifiseringsblogg

Blogg som dekker neste generasjons høynivåsyntese (HLS) design- og verifiseringsmetoder og teknikker.

Hodesett

Katapultstøtte

Få tilgang til detaljert dokumentasjon, utgivelser, ressurser og mer.

EDA-rådgivning

Hjelper deg med å oppnå maksimal forretningspåvirkning ved å adressere komplekse teknologi- og bedriftsutfordringer med en unik blanding av utviklings- og designopplevelse og metodikkekspertise.