C++/SystemC Synthesis
En omfattende HLS-flyt som tar C ++ eller SystemC som designinngang og optimalt målretter ASIC-, eFPGA- eller FPGA-implementeringer innstilt for frekvens- og målteknologi.
Med ledende C ++ og SystemC støtte tilbyr Catapult avanserte HLS-verktøy for FPGA, eFPGA og ASIC. Catapult vil akselerere suksessen din med løsninger for enestående kvalitet på resultatene gjennom fysisk bevissthet, optimalisering av estimering med lav effekt, designkontroll, lint, formell og kodedekning.
Catapult High-Level Synthesis-løsninger leverer C ++ og SystemC språkstøtte, FPGA- og ASIC-uavhengighet, ASIC-effektestimering og optimalisering pluss det siste innen fysisk bevisst multi-VT-område og ytelsesoptimalisering for å heve designene dine.
Finn ut hvordan Catapult High-Level Synthesis and Verification plattform lar deg gjøre mer, og gjøre det bedre. Lær om AI/ML, dyp læring, datasyn, kommunikasjon, video og mer. Siemens verktøy for syntese og verifisering på høyt nivå (HLS & HLV) gir konkurransefortrinnet du trenger.
