Wanneer full-wave solvers worden gebruikt als onderdeel van analyses op systeemniveau, is de volledige interconnectie normaal gesproken te groot om praktisch te worden opgelost met een 3D-oplosser. Dat betekent dat de interconnect wordt opgedeeld in secties waarvoor een 3D-oplosser nodig is (breakout-gebieden, via's en blokkeerkappen), secties die nauwkeurig kunnen worden beschreven met traceermodellen, en secties die worden weergegeven als S-parametermodellen (vaak connectoren en IC-pakketten). Dit wordt „knippen en naaien” genoemd: de verbinding wordt „gesneden” in secties die elk afzonderlijk worden gemodelleerd, en vervolgens worden de stukken weer aan elkaar „" genaaid "” om een kanaalmodel van begin tot eind te creëren voor analyse op systeemniveau.”
De knip- en steekmethode maximaliseert de oplossingsefficiëntie omdat de grootte van de gebieden die met 3D-simulatie worden opgelost beperkt is tot kritieke signaalgebieden en hun respectieve retourpaden. Buiten die gebieden is het veel efficiënter om het signaal weer te geven met een spoor- of connectormodel vanuit het oogpunt van rekentijd en -bronnen. De uitdaging bij de knip- en steekmethode is om alle gegevens correct te beheren. Elk 3D-gebied moet bijvoorbeeld groot genoeg zijn om transversaal elektromagnetisch (TEM) gedrag aan de poortgrenzen te garanderen. Dit betekent dat het gebied een deel van het signaalspoor zal omvatten, en dat de spoorlengte, gemodelleerd als een transmissielijn, moet worden aangepast om het deel van het spoor weer te geven dat al in het 3D-gebied is opgenomen. Dat 3D-gebied moet ook het retourpad van het signaal bevatten, dus bij het creëren van het gebied moet ook rekening worden gehouden met grondstiksels en een voldoende bufferafstand. Normaal gesproken wordt dit proces met de hand uitgevoerd, wat aanzienlijke gebruikersexpertise vereist. Dit beperkt het aantal gebruikers dat de analyse kan uitvoeren enorm, en het aantal signalen dat ze praktisch kunnen analyseren.
Geautomatiseerde creatie van kanaalmodellen na de lay-out
HyperLynx maakt automatisch kanaalmodellen na de lay-out op basis van de vereisten voor het protocol dat wordt geanalyseerd. Gebruikers selecteren gewoon de signalen die ze willen analyseren, en HyperLynx doet de rest:
- De ingebouwde DRC-engine wordt gebruikt om automatisch delen van de interconnect te identificeren die 3D-modellering vereisen.
- HyperLynx Board-simkaart creëert de juiste instellingen voor 3D-simulatie en stuurt deze naar de full-wave solver.
- De full-wave solver modelleert de 3D-gebieden met de vereiste frequentie en creëert modellen voor SI-analyse. Deze modellen bevatten metagegevens van poorten die aangeven hoe ze moeten worden aangesloten binnen het volledige kanaalmodel.
- BoardSim combineert de modellen van de 3D-simulator met trace- en connectormodellen om een model te maken dat het kanaal weergeeft.
- BoardSim voert vervolgens een protocolbewuste SI-simulatie uit (meestal SerDes- of DDR-analyses) om de operationele marges op systeemniveau vast te stellen. Dit vertelt de gebruiker welke signalen worden doorgegeven, welke niet werken en met hoeveel.
