HyperLynx

Modellering en simulatie worden gebruikt om ontwerpbeslissingen te nemen door de topologieën van circuits en indelingen en hun gedrag te onderzoeken. Simulatie biedt een „virtueel breadboard” waar we kunnen verbinden wat we willen en hoe we willen, om te zien hoe het werkt. We veranderen het ontwerp interactief en remuleren het om het effect te zien van compromissen tussen ontwerpen. De HyperLynx-simulatie rapporteert belangrijke prestatiestatistieken voor het ontwerp die kunnen worden vergeleken met de vereiste waarden om te bepalen of het ontwerp slaagt of faalt, en in welke mate.

De ontwerpsimulatie wordt uitgevoerd vóór de PCB-lay-out om de fysieke ontwerpregels te definiëren die worden gebruikt om het bord te plaatsen en te routeren. Wanneer onze tools worden gebruikt voor de lay-out van PCB's, worden de ontwerpbeperkingen die zijn gedefinieerd in HyperLynx automatisch meegenomen naar de PCB-indeling. Zodra de ontwerpsimulaties vóór de opmaak zijn voltooid, worden de verwachte waarden voor de operationele marges van het ontwerp vastgesteld.

Als het ontwerp complex is en de marges krap zijn, zijn er misschien te veel mogelijke compromissen tussen het ontwerp om te verkennen met interactieve modellering en simulatie. HyperLynx heeft meerdere geautomatiseerde optimalisatieprogramma's die de ontwerpprestaties zullen verbeteren op basis van specifieke prestatiestatistieken. Er worden verschillende methoden gebruikt, afhankelijk van de toepassing en de grootte van de ontwerpruimte die moet worden verkend. Voor ongecompliceerde gevallen is een swept-parameteranalyse eenvoudig in te stellen en levert resultaten op die gemakkelijk te interpreteren zijn. In tussenliggende gevallen worden op deskundigen gebaseerde algoritmen gebruikt om een ontwerpalternatief te selecteren voor exploratie op basis van toepassingsspecifieke kennis. In de grootste, meest complexe gevallen worden technieken voor responsoppervlakken gebruikt, met geavanceerde algoritmen die automatisch de afweging beheren tussen het juist bemonsteren van een grote ontwerpruimte en het focussen op gebieden met optimale prestaties. Het resultaat van elk optimalisatieproces is een verbeterde set ontwerpparameters en -regels die kunnen worden verwerkt in de PCB-indeling.

Verificatie, analyse en simulatie worden gebruikt om ervoor te zorgen dat het voltooide ontwerp klaar is voor de volgende stap in het ontwerpproces. HyperLynx voert verificatie uit op zowel het niveau van de schematische indeling als op het niveau van de PCB-indeling:

• Schematische verificatie zorgt ervoor dat het opgenomen circuit functioneel en elektrisch correct is. Het heeft geen zin om tijd en moeite te investeren in modellering en simulatie als de componenten verkeerd zijn bekabeld, signalen niet goed worden afgesloten of apparaten incompatibele spanningsniveaus gebruiken. Schematische verificatie maakt het mogelijk om deze (en vele andere) problemen vooraf in de ontwerpcyclus te identificeren en te corrigeren.
• Bij de controle van de PCB's na de opmaak wordt het bord onderzocht zoals het eigenlijk is opgesteld om er zeker van te zijn dat de ontwerpregels naar behoren zijn gevolgd en dat er geen onbedoelde gevolgen zijn verbonden aan de uiteindelijke lay-out. De ontwerpregels zijn niet perfect en zijn vaak onmogelijk exact te volgen. HyperLynx maakt gebruik van een unieke „progressieve verificatie” -methode om analyses in fasen uit te voeren, elk gedetailleerder en nauwkeuriger dan de vorige. Deze unieke methode lost zoveel mogelijk potentiële ontwerpproblemen zo snel mogelijk op, terwijl er zo min mogelijk expertise op het gebied van gebruikersanalyse nodig is.

De verificatieanalyse hoeft niet te wachten tot het schema of de indeling van het bord voltooid is. Sterker nog, hoe eerder de analyse wordt uitgevoerd in het ontwerpproces, hoe beter. Delen van het ontwerp kunnen worden geverifieerd en geïmplementeerd, zodat problemen kunnen worden geïdentificeerd en opgelost. Als problemen vroegtijdig worden gevonden, worden andere delen van het ontwerp niet beïnvloed, zoals vaak het geval is wanneer de analyse pas wordt uitgevoerd als het ontwerp voltooid is.

Verificatie op basis van deskundige regels vervangt traditionele handmatige ontwerpbeoordelingen door een automatisch scannen van een ontwerp op basis van configureerbare regels. Hiermee worden mogelijke ontwerpproblemen snel en nauwkeurig geïdentificeerd, hoewel niet alles wat door een op regels gebaseerde scanner wordt gemarkeerd, een probleem zal zijn; gemarkeerde items moeten worden beoordeeld en er moet op passende wijze naar worden gehandeld. De voordelen van op regels gebaseerde verificatie zijn dat de analyse snel is, dat de resultaten wijzen op specifieke gebieden van het ontwerp die moeten worden herzien, en dat de identificatie van problemen veel eerder en gemakkelijker plaatsvindt dan bij modellering en simulatie.

Schematische verificatie

Schematische analyse van HyperLynx (HL-SA) zorgt ervoor dat de schema's logisch en elektrisch correct zijn, en dat ze meteen tijdens de ontwerpcyclus correct zijn. Dit voorkomt dat fouten worden verwerkt in de simulatie of de indeling van het bord, waar het moeilijker zou zijn om die problemen te vinden en ook een latere aanpassing van het ontwerp vereist.

Verificatie van de PCB-indeling

HyperLynx DRC (HL-DRC) vervangt traditionele, foutgevoelige handmatige visuele inspectie na de lay-out door snelle, geautomatiseerde analyses waarmee problemen kunnen worden gevonden die verband houden met analoge, EMI-, signaal- en stroomintegriteit, verpakking en op conformiteit gebaseerde elektrische veiligheidsproblemen. HL-DRC stelt een gedetailleerde lijst op van de problemen die worden aangetroffen, samen met de mogelijkheid om ze allemaal weer te geven en probleemgebieden grafisch te markeren.

HyperLynx AMS breidt de standaard op SPICE gebaseerde circuitanalyse uit met modellering en simulatie van elektromechanische, thermische en andere domeinen in de bredere systeemcontext. HyperLynx AMS is gebaseerd op dezelfde schema's die worden gebruikt voor de lay-out van PCB's en waarin de effecten van de PCB-layout kunnen worden meegenomen in simulaties. Het biedt een virtuele omgeving voor het ontwerpen en analyseren van circuits die uw ontwerp- en verificatieproces zal versnellen.

HyperLynx SI (DDRx) biedt unieke, volledige interfaceverificatie voor DDR-interfaces door de simulatie van de signaalintegriteit te combineren met timinganalyse om alle beperkingen van de signaalintegriteit en timingrelaties tussen signalen te controleren. HyperLynx voert JEDEC-protocolbewuste, controllerspecifieke analyses uit en ondersteunt DRAM-technologieën, waaronder DDR3/LPDDR3, DDR4/LPDDR4 en DDR5/LPDDR5.

HyperLynx SI GHz maakt het mogelijk om alle seriële koppelingen op basis van Serdes in uw ontwerpen te verifiëren door geautomatiseerde extractie van de lay-out en 3D EM-modellering te combineren met een geautomatiseerd conformiteitsanalyseprotocol. HyperLynx kan gedetailleerde protocolspecifieke analyses uitvoeren voor meer dan 250 verschillende protocollen en varianten, waardoor de breedste dekking van alle EDA-tools wordt geboden. Zelfs als uw ontwerp honderden seriële links bevat, kan HyperLynx ze allemaal analyseren en u vertellen welke zijn geslaagd, welke niet en met hoeveel.

Moderne ontwerpen hebben stroom nodig, vaak veel bij zeer lage spanningen. Hoog vermogen en lage spanning betekenen dat de impedantie van het Power Delivery Network (PDN) erg laag moet zijn. HyperLynx analyseert het gedrag van de printplaat van uw ontwerp bij zowel gelijkstroom als wisselstroom om ervoor te zorgen dat componenten het vermogen krijgen dat ze nodig hebben, bij de spanningen die ze nodig hebben, op de frequenties die ze nodig hebben.

HyperLynx DC Drop analyseert de stroom in stationaire toestand om ervoor te zorgen dat componenten voldoende spanning krijgen en dat de stroom in vermogensvlakken en stroomvia's de veilige niveaus niet overschrijdt. Een te hoge stroomdichtheid kan delen van het bord oververhit raken en tot defecten aan de printplaat leiden.

HyperLynx-ontkoppeling analyse zorgt ervoor dat op betrouwbare wijze wordt voldaan aan de tijdelijke vraag naar extra stroom, veroorzaakt door het schakelgedrag van de IC. Moderne PDN's maken gebruik van een hiërarchie van ontkoppelingscapaciteit om aan deze eisen te voldoen; de waarden van componenten, routering en plaatsing zijn van cruciaal belang. HyperLynx modelleert de volledige PDN-structuur om ervoor te zorgen dat componenten het vermogen krijgen dat ze nodig hebben om op volle snelheid te werken.

Z-planner Enterprise optimaliseert het proces voor het definiëren van stapelvereisten en het documenteren van deze vereisten in een vroeg stadium van het ontwerpproces, waarbij ervoor wordt gezorgd dat simulaties van de signaalintegriteit vóór de lay-out gebaseerd zijn op de meest nauwkeurige laminaatgegevens die beschikbaar zijn met behulp van een consistente stapelontwerpmethodologie.

Z-planner Enterprise verbetert het stapelontwerpproces door een nauwkeurige veldoplosser, een verliesplanningsomgeving en een complete bibliotheek met diëlektrische materialen te bieden — allemaal naadloos met elkaar verbonden binnen een intuïtieve indeling voor signaalintegriteit. Dit stelt gebruikers in staat om vanaf het begin een zo nauwkeurig mogelijke stackup te modelleren. Modelleer de dubbelzijdige koperruwheid, bereken de spoorbreedtes op basis van materiaal dat met glas is geweven en optimaliseer de sequentiële laminering.