Apparaten van de volgende generatie hebben steeds meer complexe architecturen die matrijzen verticaal (3D IC) of naast elkaar (2,5D) met elkaar verbinden en zich als één apparaat gedragen. De Multi-die-software van Tessent biedt uitgebreide automatisering voor het zeer complexe ontwerp voor testtaken (DFT) die verband houden met deze ontwerpen.
Versnel en vereenvoudig essentiële design-for-test (DFT) -taken voor geïntegreerde schakelingen (IC's) van de volgende generatie op basis van 2.5D- en 3D-architecturen aanzienlijk met Tessent Multi-Die.
Tessent Multi-Die biedt een uitgebreide DFT-automatiseringsoplossing voor zeer complexe taken die verband houden met 2.5D- en 3D IC-ontwerpen en werkt naadloos samen met Tessent TestKompress, Streaming Scan Network en IJTAG-software.
Tessent Multi-die kan naadloos worden geïntegreerd met andere Tessent-producten via een geïntegreerd Tessent-platform.
Snellere, eenvoudigere DFT stelt IC-ontwerpteams in staat om snel hardware te genereren die aan de eisen voldoet. DFT-technologie die gelijke tred houdt met multidimensionale ontwerpen zorgt voor een snellere testimplementatie en geoptimaliseerde productietestkosten.
Kijk hoe Vidya Neerkundar, productmanager van Tessent, uitlegt hoe Tessent Multi-Die een volledig geautomatiseerde implementatie van DFT mogelijk maakt voor ontwerpen die zijwaarts worden geschaald (2,5D-apparaten), op elkaar worden gestapeld (3D), of beide configuraties combineren, en hoe de architectuur voor elke chip onafhankelijk kan blijven, ongeacht welke logica binnen of tussen de matrijzen moet worden getest.
Ontdek en realiseer productdifferentiatie sneller met behulp van heterogene 3D-integratie van nodes en voor prestaties geoptimaliseerde chipletten met de toonaangevende 3D IC-technologieoplossing van Siemens EDA.
Wordt u geconfronteerd met productiebeperkingen met betrekking tot de afmetingen van matrijzen? Deze geavanceerde ontwerpen drijven de huidige design-for-test-oplossingen nu al tot het uiterste. In dit artikel schetsen we een pad naar schaalbare DFT-oplossingen naar de derde dimensie om een betaalbaar en alomvattend antwoord te geven op deze vraag.
AI-chips hebben agressieve time-to-market doelstellingen. Ontwerpers kunnen veel tijd besparen op het gebruik van DFT en silicium met behulp van de technieken die in dit artikel worden beschreven.
De Tessent Multi-Die software van Siemens EDA maakt automatisering van 3D-IC's mogelijk. Download deze factsheet voor meer informatie over de Tessent Multi-Die software
Dave Dehnert, hoofdingenieur van Intel, heeft het over het gebruik van het Tessent Streaming Scan Network op een grote SoC.
Janusz Rajski, vicepresident of Engineering in de Tessent-groep, presenteert een keynote op het European Test Symposium in 2023 over de rol van siliciumlevenscyclusbeheer in design for test (DFT).
.png?auto=format%2Ccompress&w=640&h=360&fit=crop&crop=faces%2Cedges&q=60)