Stimuleringsvrije verificatie

Formal Inspection is een volautomatische app voor het opsporen van formele problemen die diep verborgen problemen opleveren als gevolg van veelvoorkomende RTL-coderingsfouten. Het maakt het mogelijk om een breed scala aan problemen op te lossen zonder een testbank.

De connectiviteitsanalyse binnen Questa One SFV is een volledig geautomatiseerde oplossing voor het grondig verifiëren van statische en dynamische connectiviteit zonder dat kennis van formele talen of eigenschapsspecificatietalen vereist is.

Questa Increase Coverage is een automatische formele oplossing om ervoor te zorgen dat de codedekking sneller wordt afgesloten, waarbij een onweerlegbaar feit van verificatie aan de orde komt: er blijft altijd een deel van de ongedekte code over.

De Formal VIP AMBA- en OnChip-bibliotheken verbeteren de kwaliteit en verkorten de planningen door expertise op het gebied van protocollen en methoden in te bouwen in pakketten met herbruikbare beweringen die populaire interfaces volgens industriestandaard ondersteunen.

Questa One SFV Property Verification ontdekt uitvoerig alle ontwerpfouten die kunnen optreden, zonder dat er specifieke stimulansen nodig zijn om het probleem op te sporen. Dit zorgt ervoor dat het geverifieerde ontwerp probleemloos is in alle juridische inputscenario's.

De Questa One SFV-registeranalyse automatiseert de uitgebreide verificatie van het gedrag van de controle en het statusregister aan de hand van de CSV- of IP-XACT-registerspecificaties.

De beveiligingsanalyse binnen Questa One SFV is een volledig geautomatiseerde oplossing om volledig te verifiëren dat alleen de paden die u opgeeft toegang hebben tot beveiligings- of veiligheidskritieke opslagelementen.

Questa One SFV RTL Equivalence vergelijkt automatisch de RTL-codeblokken van de specificaties en de RTL-implementatieblokken met behulp van een uitgebreide formele analyse. Er is geen kennis van formele talen of specifieke talen voor de eigenschappen vereist.

X-Sensitivity Analysis binnen Questa One SFV is een geautomatiseerde oplossing die 'X'-problemen op RTL-niveau uitputtend oplost zonder een testbank.

De Siemens Questa Equivalent FPGA-oplossing zorgt ervoor dat FPGA-implementatiestromen, zoals synthese en optimalisatie van plaats en route, geen functionele fouten veroorzaken.

Gap Free-verificatie optimaliseert de kwaliteit van digitale ontwerpen door alle functionaliteit voor alle ingangen te bewijzen, wat leidt tot ongekend lage ontsnappingspercentages bij problemen.

Ontwerpverificatie op hoog niveau met Questa HL-SYC-uitbreiding helpt problemen vóór de synthese te elimineren door eerder in de flow met de verificatie te beginnen.

Questa One SFV Trust Analysis maakt gebruik van geautomatiseerde analyses om kwetsbaarheden met betrekking tot beveiliging op te sporen en te melden.

Zorgt ervoor dat RISC-V-ontwerpen voldoen aan de ISA- en functionele vereisten, waardoor de verificatie wordt versneld doordat er geen testbanken hoeven te worden gemaakt.

De Questa One SFV FPU-analyse minimaliseert de verificatiebelasting aanzienlijk, waardoor de floating-point-implementaties nauwkeurig worden afgestemd op de gewenste resultaten.

De Fault Protection Analysis is een oplossing gebaseerd op formele technologie, waarbij fouten worden geanalyseerd door ze te injecteren en de resultaten ervan formeel worden gecontroleerd op hardwarebeveiliging en -veiligheid.

De Questa Post Silicon Debug-app maakt gebruik van formele analyses en synthese van eigenschappen om snel oorzakenproblemen diep in een SoC op te sporen in de logica en te bewijzen dat oplossingen niets anders kapot maken.