Stimuleringsvrije verificatie

Een volautomatische app voor het opsporen van formele problemen die diep verborgen problemen vindt als gevolg van veelvoorkomende RTL-coderingsfouten, Questa Inspect maakt het mogelijk om een breed scala aan problemen te elimineren zonder een testbank.

De Questa Check Connect app is een volledig geautomatiseerde oplossing voor het grondig verifiëren van statische en dynamische connectiviteit zonder kennis van formele of eigenschapsspecificatietalen.

Questa Increase Coverage is een automatische formele oplossing om ervoor te zorgen dat de codedekking sneller wordt afgesloten, waarbij een onweerlegbaar feit van verificatie wordt aangepakt: er blijft altijd een deel van de ongedekte code over.

De Questa Formal VIP AMBA- en OnChip-bibliotheken verbeteren de kwaliteit en verkorten de planningen door expertise op het gebied van protocol en methodologie in te bouwen in pakketten met herbruikbare beweringen die populaire interfaces volgens industriestandaard ondersteunen.

Questa Verify Property ontdekt uitvoerig alle ontwerpfouten die kunnen optreden, zonder dat er een specifieke stimulans nodig is om het probleem op te sporen. Dit zorgt ervoor dat het geverifieerde ontwerp probleemloos is in alle juridische inputscenario's.

De Questa Check Register app automatiseert de uitgebreide verificatie van het gedrag van controle- en statusregisters aan de hand van de CSV- of IP-XACT-registerspecificatie.

De Questa Verify Secure app is een volledig geautomatiseerde oplossing om volledig te controleren of alleen de paden die u opgeeft toegang hebben tot beveiligings- of veiligheidskritieke opslagelementen.

Questa Equivalent RTL vergelijkt automatisch specificatie-RTL- en implementatie-RTL-codeblokken met behulp van een uitgebreide formele analyse. Er is geen kennis van formele talen of eigenschapsspecificatietalen vereist.

Questa Check X is een geautomatiseerde applicatie die 'X'-problemen op RTL-niveau uitputtend oplost zonder een testbench.

De Siemens Questa Equivalent FPGA De oplossing zorgt ervoor dat FPGA-implementatiestromen, zoals synthese en optimalisatie van plaats en route, geen functionele fouten veroorzaken.

Questa GapFree optimaliseert de kwaliteit van digitale ontwerpen door alle functionaliteit voor alle ingangen te bewijzen, wat leidt tot ongekend lage ontsnappingspercentages voor problemen.

Ontwerpverificatie op hoog niveau met Questa HL-SYC-uitbreiding helpt problemen vóór de synthese te elimineren door de verificatie eerder in de flow te starten.

Questa Verify Trust maakt gebruik van geautomatiseerde analyses om kwetsbaarheden met betrekking tot beveiliging op te sporen en te melden.

Zorgt ervoor dat RISC-V-ontwerpen voldoen aan de ISA- en functionele vereisten, waardoor de verificatie wordt versneld doordat er geen testbench-creatie meer nodig is.

De Questa FPU De toepassing minimaliseert de verificatiebelasting aanzienlijk, waardoor een nauwkeurige afstemming van floating-point-implementaties op de gewenste resultaten wordt gegarandeerd.

De Questa Analyze Fault applicatie is een oplossing gebaseerd op de formele technologie van Questa, die fouten analyseert door ze te injecteren en de uitkomst ervan formeel controleert op hardwarebeveiliging en -veiligheid.

Analyze Architecture is een baanbrekende oplossing die een gebruiker de mogelijkheid biedt om grote hardwaresystemen te verifiëren of ze voldoen aan de gespecificeerde architectuur.

De Questa Post Silicon Debug-app maakt gebruik van formele analyses en eigenschapssynthese om oorzakenproblemen snel diep in een SoC op te sporen in de logica en te bewijzen dat oplossingen niets anders kapot maken.