Clock Analyzer is een hulpmiddel voor de visualisatie, analyse en verificatie van kloklogica. Het wordt gebruikt voor de klokanalyse vóór de CTS en de verificatie van de klokboom na de CTS. Het helpt ontwerpers inzicht te krijgen in de klokvoortplanting en -topologie en om punten samen te voegen om problemen met de klokboom, scheefgetrokken groepen en eventuele modusconflicten op te sporen.
Clock Analyzer genereert een gedetailleerd visueel diagram van de klokarchitectuur, kloklogica, de kloktopologie en golfvormen, wat helpt om inzicht te krijgen in de klokvoortplanting in het SOC en de mogelijkheid om het klokschema te vereenvoudigen zodat het gemakkelijk leesbaar is. Ontwerpers kunnen de kloklogica verkennen bij het bepalen van de klokinteracties, uitzonderingen in de klokboom, scheefgroepen, modusconflicten of andere soortgelijke informatie.
Clock Analyzer helpt RTL- en implementatietechnici bij het ontwerpen van klokken om de foutopsporingstijd tot een minimum te beperken om inzicht te krijgen in de topologie van het kloknetwerk. Implementatie-ingenieurs kunnen tijdsbeperkingen voor CTS definiëren om CTS-iteraties te elimineren.
Biedt mogelijkheden om de CTS-implementatie in verschillende energiedomeinen te controleren, balanceringsproblemen, DRC's, klokboomuitzonderingen, modusconflicten en validatie van elke SDC die verband houdt met CTS.
Clock Analyzer analyseert de filialen van het kloknetwerk en is in staat om de scheve groepering van onafhankelijke takken van het kloknetwerk te bepalen en te optimaliseren om het gebied, het vermogen en de congestie van het kloknetwerk te verminderen.