Skip to main content
Deze pagina wordt weergegeven met behulp van automatische vertaling. In plaats daarvan in het Engels bekijken?
BELANGRIJKSTE KENMERKEN

Formele verificatie van C++/Systemc/RTL

Wanneer ontwerpers beschrijvingen op hoog niveau naar RTL overzetten, of energieoptimalisaties uitvoeren naar RTL, moeten ze weten of het resultaat functioneel gelijk is aan het origineel. De SLEC-motoren bieden oplossingen voor handmatige, High-Level Synthesis (Catapult-gegenereerd) en voor vermogen geoptimaliseerde RTL-equivalentiecontrole.

In combinatie met een reeks van de beste motoren in zijn klasse maakt deze krachtige verificatiemethode het mogelijk om bugs op te sporen, grenzen te controleren en strategieën volledig te testen. SLEC is ontworpen als aanvulling op typische verificatie op basis van simulaties en is geïntegreerd met tools voor foutopsporing, zoals de Siemens EDA Visualizer, om inzicht te krijgen in vervalsingen.

Uitgebreide formele verificatiestroom van het SLEC-systeem met afbeeldingen van oplossingen

Voor de zwaarste uitdagingen op het gebied van handmatige formele verificatie, waarbij complexe implementaties in handgecodeerde RTL betrokken zijn. Het SLEC-systeem biedt mogelijkheden om ontwerpblokken formeel te bewijzen die net zo uitdagend zijn als drijvende-kommavermenigvuldiging met dubbele precisie, meervoudige optelling en andere problemen die eenvoudigweg niet uitputtend kunnen worden gesimuleerd in RTL.

Sequentiële formele verificatiestroom van het SLEC-systeem

Catapult-training op aanvraag

De Catapult High-Level Synthesis (HLS) trainingsbibliotheek op aanvraag bevat een reeks leertrajecten met modules om ingenieurs kennis te laten maken met HLS en verificatie op hoog niveau.

Synthese- en verificatiegroep op hoog niveau

Een groep die de fijne kneepjes van ontwerp en verificatie bespreekt met behulp van Siemens EDA HLS- en HLV-tools. Neem deel aan de discussie over nieuwe onderwerpen, functies, inhoud en technische experts.

HLS Libs

Een gratis en open set bibliotheken geïmplementeerd in standaard C++ voor bitnauwkeurig hardware- en softwareontwerp. Het is een open gemeenschap voor de uitwisseling van kennis en IP voor HLS die kan worden gebruikt om zowel onderzoek als ontwerp te versnellen.

Blog over ontwerp en verificatie van HLS

Blog over het ontwerp en de verificatiemethoden en -technieken van de volgende generatie voor synthese op hoog niveau (HLS).

Ondersteuning voor katapulten

Bekijk gedetailleerde documentatie, publicaties, bronnen en meer.

EDA-advies

Wij helpen u maximale zakelijke impact te bereiken door complexe technologische en zakelijke uitdagingen aan te pakken met een unieke combinatie van ontwikkelings- en ontwerpervaring en methodologische expertise.