FPGA/PCB līdzdizains

Plūsmas integrācija

I/O optimizācija ir cieši integrēta ar Xpedition Enterprise dizaina plūsmu, kas pieejama jebkurā projekta posmā, izmantojot cilni Xpedition shematiskā dizaina vidē. Shematiskās, PCB izkārtojuma un FPGA datu bāzes tiek sinhronizētas, izmantojot sinhronizācijas palīgu. Tas ļauj lietotājiem labāk kontrolēt projekta dizaina datu plūsmu. Turklāt shematiski lietotāji var izlemt, kad FPGA dati (jauni vai atjaunināti) jāpārsūta uz PCB dizainu. Pirms izvietošanas vai maršrutēšanas sākšanas uz PCB I/O optimizētājs ļauj plānot grīdu, izmantojot Xpedition projekta datus grīdas plāna logā, lai nodrošinātu labāku sākotnējo piešķiršanu. Pēc tam rezultātus var eksportēt uz Xpedition izkārtojuma vidi. FPGA daļas tiek pārvaldītas vai nu projekta, vai uzņēmuma bibliotēkas līmenī.

Signālu grupēšana

Signālu grupas var viegli izveidot, lai pārvaldītu augsta tapu skaita FPGA signāla sarežģītību un paātrinātu tapu piešķiršanas procesu. Katra grupa var definēt konkrētu aparatūras funkciju saskarnes, kas vēlāk tiks ieviestas FPGA. Šīs grupas rīkā var uzskatīt par atsevišķām ABL vienībām. Signālu grupas var izveidot manuāli, izmantojot GUI, vai arī iegūt no HDL faila (Verilog vai VHDL).

Tapu sadalīšana

Grupējot tapas FPGA I/O bankās, optimizētājs nodrošina lielāku elastību tapu piešķiršanā. Tapu sadalīšanas priekšrocības ietver labāku PCB savienojuma plānošanu, pielāgotu simbolu ģenerēšanu un tapu apmaiņas noteikumu samazināšanu grupā, tādējādi uzlabojot tapu optimizācijas kontroli un uzlabotu tīkla atšķetšanu. Turklāt signālu grupas var piešķirt nodalījumam kā vienu entītiju, novēršot nepieciešamību sadalīt signālu grupas starp I/O bankām. GUI padara tapu nodalījumu pārvaldību rīkā intuitīvu un vienkāršu.

Signālu un kontaktu piešķiršana

Manuāla simtiem HDL signālu piešķiršana FPGA tapām, vienlaikus stingri ievērojot FPGA pārdevēju noteikumus, ir izaicinājums visiem. Lai to novērstu, I/O optimizētājs lietotājiem nodrošina intuitīvu un GUI, kas pildīts ar noderīgām funkcijām. Tās svārstās no automātiskās piešķiršanas, signālu standartu uzraudzības, piešķiršanas ar vienkāršu vilkšanu un nomešanu, atbalstu operācijām ar objektu kopām un dinamiskās filtrēšanas. Tie padara signāla tapas piešķiršanu par vienkāršu darbību. Katras izmaiņas, kas veiktas tapu piešķiršanā, tiek pārvaldītas visā FPGA klāja plūsmā un tiek saglabātas konsekventas, jo optimizētājs atrodas starp FPGA un PCB plūsmām, paziņojot par visām izmaiņām, kas veiktas abās pusēs.

Automatizēta detaļu un simbolu ģenerēšana

FPGA ierīču būtība prasa atšķirīgu pieeju simbolu ģenerēšanas procesam. FPGA loģika projekta laikā var mainīties vairākas reizes, un simboliem jābūt atbilstošiem šīm izmaiņām. Lietotājiem ir jaudīgu funkciju kopums, kas padara simbolu izveidi vienkāršu, ātru un bez kļūdām, vienlaikus ļaujot pilnībā kontrolēt simbola izveides procesu. Salīdzinot ar manuālu simbolu izveidi, laiks tiek samazināts no stundām vai dienām līdz minūtēm.

Stāvu plānošana

Svarīgs PCB projektēšanas plūsmas posms ir komponentu izvietojums un orientācija uz paša dēļa izkārtojuma. Grīdas plānošanu var veikt pirms PCB izkārtojuma procesa un tā laikā. Dizaineriem ir nepārprotama priekšrocība, ka viņi var veikt FPGA tapu piešķiršanas izmaiņas jau no projekta sākuma stadijā.

Tīkla līnijas atšķetošana

• Signāla PIN piešķiršanu var automātiski optimizēt, ievērojot kontaktdakšu noteikumus un ierobežojumus. Tas nodrošina ļoti efektīvu tīkla līniju atšķetšanu, kā rezultātā:
• Samazināts slāņu skaits
• Signāla integritātes problēmu samazināšana
• Palielināts laika budžets
• Izsekojumu garuma samazināšana uz PCB
• Daudz ātrāks FPGA maršruta laiks in situ uz tāfeles.

I/O optimizētājs garantē tapu maiņu bez kļūdām signāla piešķiršanas procesā. Atšķetšanu var veikt ar Xpedition izkārtojuma datiem vai daudz agrāk grīdas plānošanas laikā. Turklāt tas ir pilnībā atbalstīts starp tapām, tapu aizbēgumiem, pēdu beigām un maršruta mērķiem.

FPGA vairāku instanci

Vairumā gadījumu vienai un tai pašai FPGA ierīcei būs dažādas loģiskās funkcijas, kas koplietotas visos projektos vai pat koplietotas vienā projektā. I/O optimizētājs pilnībā atbalsta šīs situācijas, un tas tiek darīts automātiski projekta izstrādes laikā. FPGA, ko BOM pārskatā attēlo dažādi funkcionālie simboli, ir uzskaitīti kopā ar pārdevēja kodiem.

Multi-FPGA optimizācija

Veiksmīgu savienojumu optimizāciju starp divām vai vairākām FPGA ierīcēm ir gandrīz neiespējami veikt bez šīs vismodernākās tehnoloģijas. Optimizācijas algoritms novērtē visas iespējamās savienojumu kombinācijas, lai sasniegtu optimālu starpsavienojumu, samazinot neto krustojumus, kas rodas sākotnējā piešķiršanas rezultātā, nodrošinot lielāku maršruta pabeigšanas ātrumu. FPGA I/O optimizētājs standartā ietver vairāku FPGA optimizāciju.