HyperLynx Signal Integrity

Signāla integritāti tradicionāli mēra, izmantojot osciloskopu, lai redzētu viļņu formas raksturlielumus un pārbaudītu, ka prasības ir izpildītas. Citi instrumenti, ko tradicionāli izmanto signāla integritātes pārbaudei, ir vektoru tīkla analizatori (VNA) un laika domēna reflektometri (TDR).

Vispārīgi runājot, signāla integritāti var definēt kā spēju saglabāt elektrisko signālu kvalitāti pārraides laikā ķēdē. HyperLynx signāla integritāte ļauj lietotājam cita starpā analizēt ķēdes, lai atrastu jautājumus, kas saistīti ar pārsniegšanu, pazemināšanu, zvana signālu un šķērsošanu. Papildus vispārējai signāla integritātei HyperLynx SI var izmantot, lai analizētu īpašas saskarnes, piemēram, DDR un SERDES, kurām ir definēta signāla integritātes pārejas/neveiksmes metrika.

HyperLynx ietver DDRX Batch vedni DDRX saskarņu projektēšanai un pārbaudei. DDRx Batch vednis ir visaptveroša, uz JEDEC balstīta utilīta, kas izstrādāta, lai lietotāju vadītu visu DDRx saskarnes simulācijas procesu un var atbalstīt DDR-DDR5 un LPDDR - LPDDR5. DDRx Batch vedni var izmantot gan pirms, gan pēc izkārtojuma, lai saskarnes varētu izstrādāt un pārbaudīt. HyperLynx ietver uz JEDEC balstītus laika modeļus DRAM komponentiem un nodrošina vispārēju kontroliera laika modeli. Kontroliera laika modeļa pielāgošana ir pieejama, izmantojot kontroliera laika modeļa vedni. Turklāt HyperLynx nodrošina vispārēju DDR5 IBIS-AMI modeli kontrolierim, DRAM un reģistrētai pulksteņa ierīcei (RCD). Šie modeļi ir balstīti uz tehnoloģijām, un tos var izmantot kā efektīvu sākumpunktu, ja piegādātāju modeļi nav pieejami.

Jā, HyperLynx ietver SerDes atbilstības un SerDes Batch vednes, kas īpaši izstrādātas ātrgaitas sērijveida saišu analīzei. HyperLynx ietver vairāk nekā 260 iebūvētus protokolus, kas ļauj lietotājam nevainojami projektēt un pārbaudīt ātrgaitas sērijveida kanālus. Atbilstības vednis ir paredzēts, lai analizētu sērijveida saites, pamatojoties uz šiem standarta protokoliem, bez ražotāja specifiskiem modeļiem. SerDes Batch vednis ir paredzēts, lai analizētu sērijveida saites, izmantojot piegādātāja specifiskus IBIS-AMI modeļus. Gan atbilstības, gan SerDes Batch vednes piedāvā visaptverošu pārskatu sniegšanu ar integrētām darbplūsmām starp izkārtojuma izstrādi un verifikāciju pirms un pēc izkārtojuma. Turklāt 3D zonas caur struktūrām var noteikt un atrisināt automātiski, izmantojot integrēto pilna viļņa 3D elektromagnētisko risinātāju, vienlaikus atbalstot paralelizāciju, izmantojot darbu sadalījumu.

HyperLynx ietver vispārējas nozīmes signālu un enerģijas integritātes rīku elektronisko sistēmu projektēšanai un pārbaudei. Atstarojumus un šķērsvirzienu var viegli simulēt HyperLynx interaktīvi, izmantojot virtuālo osciloskopu vai partijas režīmā, kur lietotājs var izmantot vairāku tīklu vai pat visa dizaina simulācijas priekšrocības. Lietotāji var izpētīt, kā elementi, tostarp pārvades līnijas, pārvades, pasīvās sastāvdaļas, piedziņas stiprums, izbeigšanas paņēmieni un sakraupšanas variācijas, ietekmē atstarojumus un šķērsvirzienu.

IBIS-AMI apzīmē ievades/izvades bufera informācijas specifikāciju - algoritmiskās modelēšanas saskarni. AMI ir IBIS modelēšanas formāta paplašinājums, un to izmanto, lai simulētu tādas ierīces uzvedību kā SerDES uztvērēja izlīdzināšanas shēma. HyperLynx atbalsta IBIS-AMI modeļus izmantošanai SerDes Batch vednī, kā arī DDR5 un mazjaudas DDR5 (LPDDR5) simulācijām.

HyperLynx var izmantot, lai veiktu gan ātrgaitas konstrukciju projektēšanu, gan pārbaudi. Pirms izkārtojuma fāzi bieži uzskata par dizainu, savukārt pēcizkārtojumu uzskata par pārbaudi. HyperLynx LineSim ļauj lietotājam izstrādāt kopsavietas, cita starpā izpētot kompromisus ar maršrutēšanas topoloģijām, diska stiprumu un izbeigšanas shēmām. Mērķis ir iepriekšējs izkārtojums vai dizains ir izstrādāt noteikumus un ierobežojumus, lai virzītu PCB izkārtojumu. HyperLynx BoardSIM tiek izmantots, lai pārbaudītu, vai šie dizaina ierobežojumi ir realizēti, pārbaudot prasības, izmantojot interaktīvu simulāciju un vedņu sistēmu.

Ir daudz domu skolu par signālu un jaudas integritātes simulācijas metodoloģijām. Siemens iesaka progresīvās verifikācijas metodoloģiju. Progresīvā verifikācija ir metodika, kuras mērķis ir ātri un efektīvi novērst vienkāršākās problēmas, izmantojot automatizētu dizaina noteikumu pārbaudi, izmantojot HyperLynx KDR. Pēc vienkāršu problēmu identificēšanas un novēršanas lietotājs var palaist simulācijas, izmantojot uz tehnoloģijām balstītus modeļus. Šie pamata modeļi identificē veiktspēju atbilstoši standartiem un ļauj lietotājam ātri veikt simulācijas, lai identificētu signālus, kuriem var būt nepieciešama turpmāka analīze. Pēdējais solis ir veikt analīzi, izmantojot pārdevējam specifiskus modeļus. Šie modeļi ir visprecīzākie, bet arī prasa vislielākās prasmes un zināšanas. Izmantojot progresīvu pārbaudi, vairāk inženieru spēj veikt analīzi agri un bieži, ne tikai palielinot projektēšanas procesa efektivitāti, bet arī ietaupot visgrūtākās problēmas ekspertiem.