Tessent DefectSim ir tranzistora līmeņa defektu simulators analogajām, jauktā signāla (AMS) un neskenētām digitālajām shēmām. Tas mēra defektu pārklājumu un defektu toleranci un ir lieliski piemērots gan liela apjoma, gan augstas uzticamības IC.
Uzlabojiet AMS drošību, testa kvalitāti un laiku. Tessent DefectSim aizstāj manuālo testa pārklājuma novērtējumu AMS shēmās, ģenerējot objektīvus datus, lai virzītu uzlabojumus, kas nepieciešami, lai sasniegtu kvalitātes un funkcionālās drošības standartus un testa pārklājuma mērķus.
ectSim, kas balstīts uz tranzistora līmeņa defektu iesmidzināšanas metodēm, ko izmanto TestKompress Cell-Aware ATPG skenējamām digitālajām shēmām, ir piemērots rūpniecisko shēmu blokiem, kas satur simtiem vai tūkstošiem tranzistoru.
Izveidojiet kopsavilkumu, kurā uzskaitīts varbūtības svērtais defektu pārklājums, ticamības intervāls un matrica, kurā uzskaitīts katrs defekts un to, vai tas tika atklāts ar neveiksmīgu testa ierobežojumu vai digitālo izvadi.
Dramatiski samaziniet kopējo simulācijas laiku salīdzinājumā ar ražošanas testu simulēšanu un plakanu ekstrahētu izkārtojuma tīklu sarakstiem klasiskajos SPICE paralēlos procesoros.
Mēs novērtējām Tessent DefectSim par vairākām automobiļu IC un secināja, ka tas ir ļoti automatizēts un elastīgs risinājums, kas virza testēšanas un testēšanas dizaina metožu uzlabojumus un ļauj mums izmērāmi uzlabot analogo testu defektu pārklājumu.
Iedziļinieties automobiļu funkcionālās drošības analogās defektu simulācijas lomā un izpētiet analogās defektu simulācijas izaicinājumus, pielietojumus, priekšrocības un ietekmi uz mikroshēmu dizainu un atbilstību drošības standartiem.
