Questa Equivalent RTL

Šajā tīmekļa seminārā jūs uzzināsiet, kāpēc oficiāla verifikācija ir galvenā sastāvdaļa, lai gūtu panākumus Next Normal laikmetā, kur pirmās kārtas panākumi ir ļoti svarīgi, un kvalitāti visā verifikācijas ciklā ir svarīgi nodrošināt kvalitāti.

Šajā tīmekļa seminārā mēs apspriedīsim šādas metodes: pamata abstrakcija, ierobežojumu iestatīšana un optimizācija, datu neatkarība un nedeterminisms. Šīs metodes ir viegli pielietojamas, palielinot formālās analīzes veiktspēju.

Šajā tīmekļa seminārā mēs parādīsim, kā ar nelielām zināšanām par dizainu un pārdomāšanu no jūsu puses jūs varat izmantot šos divus principus (DI un ND), lai samazinātu formālo analīzi līdz dažām minūtēm salīdzinājumā ar stundām.

Šajā tīmekļa seminārā mēs parādīsim, kā izmantot IEEE standarta īpašuma pārbaudes kodu (SVA) un oficiālos rīkus, lai ātri un izsmeļoši pārbaudītu datu pārvadāšanu caur DUT atbilstību specifikācijai.

Šajā tīmekļa seminārā jūs uzzināsiet DUT konstrukciju veidus, kas parasti rada formālas analīzes problēmas, un kā pielietot laika pārbaudītas metodes, lai tos droši abstrahētu, lai oficiāla verifikācija varētu ātri sasniegt slēgšanu.

Šajā tīmekļa seminārā mēs parādīsim, kā uzrakstīt optimālus ierobežojumus formālai analīzei; un kā apzināti samazināt un pārmērīgi ierobežot analīzi, lai uzzinātu vairāk par ierobežojumu efektivitāti.

Šajā tīmekļa seminārā jūs uzzināsiet, kā FPGA ieviešanas verifikācija var paātrināt dizaina plūsmu, samazināt testēšanu laboratorijā, nodrošināt agresīvu optimizācijas izmantošanu un dramatiski samazināt pēcprodukcijas riskus.

Aparatūras aizsardzība ir tikpat svarīga kā programmatūras aizsardzība pret kiberuzbrukumiem. Šajā sesijā tiks demonstrēta agrīna drošības pārbaude nelielā intelektuālā īpašuma (IP) modulī, kas paredzēts IC integrācijai.

Šajā tīmekļa seminārā jūs iegūsit izpratni par automātiskajām formālajām lietojumprogrammām, kuras var izmantot, lai atrisinātu pašreizējās dizaina un verifikācijas problēmas, kuras parasti rodas, izstrādājot ASIC un FPGA dizainus.

Šajā tīmekļa seminārā mēs parādīsim, kā izmantot automatizētu, formāli balstītu plūsmu, nodrošinot pilnīgu reģistru valsts telpas pārklājumu, izsmeļoši pārbaudīt uzvedību un jebkādu nelikumīgu uzvedību, nemācoties formāli.

Šajā tīmekļa seminārā mēs detalizēti aplūkosim formālo metodoloģiju, koncentrējoties uz formālo ABC: (A) abstrakciju, (B) kļūdu medībām un celtniecības pierādījumiem un (C) pārklājumu īpašuma pārbaudes kontekstā.

Šajā tīmekļa seminārā jūs redzēsiet lietotājam draudzīgas formālās lietotnes progresu līdz oficiālās īpašuma pārbaudes pirmajiem soļiem; praktiska ideja par izsmeļošu moduļa līmeņa formālu pārbaudi līdz solījumam par īpašumu balstītu attīstību.

Šajā tīmekļa seminārā mēs dalīsimies ar visaptverošu statisku un formāli balstītu metodoloģiju, izmantojot Questa X-Check automātisko lietojumprogrammu, kas ļauj dizaina komandām izraisīt “X” problēmas RTL projektēšanas procesa sākumā.

Šajā tīmekļa seminārā jūs uzzināsiet, kā izmantot formālo analīzi, lai atrastu un labotu pēc iespējas vairāk funkcionālo kļūdu, galu galā uzlabojot gala produkta kvalitāti un samazinot atkārtotu griešanu risku.

Šajā tīmekļa seminārā jūs uzzināsiet, kāpēc formālas attīstības sākumā piemērošana saīsina kopējo verifikācijas ciklu, atrodot un novēršot lielāko daļu kļūdu izstrādes laikā, nevis novēlojot verifikācijas spēli.